一種非交疊四相位時鐘產生電路的制作方法
【技術領域】
[0001]本發明涉及存儲技術領域，具體涉及一種非交疊四相位時鐘產生電路。
【背景技術】
[0002]非易失性存儲器(Flash Memory)在設計時常常需要高壓擦寫，一般由電荷泵產生高壓，該電荷泵由非交疊四相位時鐘信號進行驅動，以保證電荷泵能夠正常工作。
[0003]現有技術中通常使用CMOS管產生非交疊四相位時鐘，當非交疊時間要求較長時，僅靠CMOS管本身較小的寄生電容難以滿足要求，因此通常是通過插入CMOS時延來保證較長的非交疊時間。但在寬電壓范圍工作時，比如1.6V?3.8V, CMOS管器件的電流會發生較大的變化，從而導致CMOS管和CMOS時延產生的延遲相差很大，導致非交疊四相位時鐘隨著電源電壓的波動而改變，從而難以保證電荷泵的正確工作。
[0004]圖1是現有技術中非交疊四相位時鐘產生電路的結構圖，如圖1所示，該非交疊四相位時鐘產生電路由M0S管產生，所述非交疊時間和時鐘頻率通過同一個輸入端Φ進行控制，并通過四個輸出端Φ:、Φ2、小3和Φ4分別輸出非交疊四相位時鐘信號。然而，此非交疊四相位時鐘產生電路的非交疊時間和時鐘頻率之間不能獨立設置，在一個時鐘周期內，當電源電壓發生波動時，四相位非交疊時間由于時鐘頻率的變化而變化，使得非交疊四相位時鐘信號隨著電源電壓的波動而改變。
【發明內容】
[0005]有鑒于此，本發明提供一種非交疊四相位時鐘產生電路，以解決非交疊四相位時鐘信號隨著電源電壓波動的問題。
[0006]本發明提供了一種非交疊四相位時鐘產生電路，所述電路包括偏置電壓電路、使能控制電路、非交疊延遲電路和時鐘頻率電路，其中，
[0007]所述偏置電壓電路包括第一偏置電壓電路和第二偏置電壓電路，所述第一偏置電壓電路和所述第二偏置電壓電路都分別與所述非交疊延遲電路和所述時鐘頻率電路連接，所述第一偏置電壓電路用于為所述非交疊延遲電路和所述時鐘頻率電路提供第一偏置電壓，所述第二偏置電壓電路用于為所述非交疊延遲電路和所述時鐘頻率電路提供第二偏置電壓；
[0008]所述使能控制電路的輸入端與所述時鐘頻率電路連接，輸出端與所述非交疊延遲電路連接，所述使能控制電路用于根據使能信號和所述時鐘頻率電路輸出的時鐘頻率控制所述非交疊延遲電路；
[0009]所述非交疊延遲電路的第一端與所述偏置電壓電路連接，第二端與所述使能控制電路的輸出端連接，第三端與所述時鐘頻率電路連接，所述非交疊延遲電路用于產生非交疊四相位信號；
[0010]所述時鐘頻率電路的第一端與所述偏置電壓電路連接，第二端與所述使能控制電路連接，第三端與所述非交疊延遲電路連接，所述時鐘頻率電路用于產生控制非交疊四相位信號的時鐘頻率。
[0011]進一步地，所述非交疊延遲電路包括第一級電路、第二級電路、第三級電路、第四級電路、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器、第九反相器、第十反相器、第十一反相器、第十二反相器、第十三反相器、第十四反相器、第十五反相器、第一或非門電路、第二或非門電路、第二與非門電路和第三與非門電路，其中，
[0012]所述第一級電路連接于所述第二級電路與所述使能控制電路的輸出端之間，所述第一級電路和所述第二級電路連線的中點為第一級節點；
[0013]所述第二級電路連接于所述第一級電路和所述第三級電路之間，所述第二級電路和所述第三級電路連線的中點為第二級節點；
[0014]所述第三級電路連接于所述第二級電路和所述第四級電路之間，所述第三級電路和所述第四級電路連線的中點為第三級節點；
[0015]所述第四級電路連接于所述第三級電路和所述時鐘頻率電路之間，所述第四級電路和所述時鐘頻率電路連線的中點為第四級節點；
[0016]所述第二反相器的輸入端與所述第一級節點連接，所述第二反相器的輸出端用于輸出第一反向時鐘信號，第二反相器的輸出端與所述第三反相器的輸入端連接，所述第三反相器的輸出端用于輸出第一時鐘信號，所述第三反相器的輸出端與所述第二或非門電路的第一輸入端和所述第三與非門電路的第一輸入端連接；
[0017]所述第四反相器的輸入端與所述第二級節點連接，所述第四反相器的輸出端用于輸出第二反向時鐘信號，所述第四反相器的輸出端與所述第五反相器的輸入端連接，且所述第四反相器的輸出端與所述第一或非門電路的第一輸入端和所述第二與非門電路的第一輸入端連接，所述第五反相器的輸出端用于輸出第二時鐘信號；
[0018]所述第六反相器的輸入端與所述第三級節點連接，所述第六反相器的輸出端用于輸出第三反向時鐘信號，所述第六反相器的輸出端與所述第七反相器的輸入端連接，所述第七反相器的輸出端用于輸出第三時鐘信號，所述第七反相器的輸出端與所述第一或非門電路的第二輸入端和所述第二與非門電路的第二輸入端連接；
[0019]所述第八反相器的輸入端與所述第四節點連接，所述第八反相器的輸出端用于輸出第四反向時鐘信號，所述第八反相器的輸出端與所述第九反相器的輸入端連接，且與所述第二或非門電路的第二輸入端和所述第三與非門電路的第二輸入端連接，所述第九反相器的輸出端用于輸出第四時鐘信號；
[0020]所述第一或非門電路的輸出端與所述第十反相器的輸入端連接，所述第十反相器的輸出端用于輸出第一四相位時鐘信號；
[0021]所述第二與非門電路的輸出端與所述第十一反相器的輸入端連接，所述第十一反相器的輸出端與所述第十二反相器的輸入端連接，所述第十二反相器的輸出端用于輸出第二相位時鐘信號；
[0022]所述第二或非門電路的輸出端與所述第十三反相器的輸入端連接，所述第十三反相器的輸出端與所述第十四反相器的輸入端連接，所述第十四反相器的輸出端用于輸出第三相位時鐘信號；
[0023]所述第三與非門電路的輸出端與所述第十五反相器的輸入端連接，所述第十五反相器的輸出端用于輸出第四相位時鐘信號。
[0024]進一步地，所述第一級電路包括第二 PM0S管、第三PM0S管、第二 NM0S管和第三NM0S管，其中，
[0025]所述第二 PM0S管的柵極用于接收第一偏置電壓電路產生的第一偏置電壓，所述第二 PM0S管的源極與電源連接，所述第二 PM0S管的漏極與所述第三PM0S管的源極連接，所述第三PM0S管的柵極與使能控制電路的輸出端連接，所述第三PM0S管的漏極與所述第二 NM0S管的漏極連接，所述第二 NM0S管的柵極與所述第三PM0S管的柵極連接，所述第二NM0S管的源極與所述第三NM0S管的漏極連接，所述第三NM0S管的柵極用于接收第二偏置電壓電路產生的第二偏置電壓，所述第三NM0S管的源極接地；
[0026]所述第二級電路包括第四PM0S管、第五PM0S管、第四NM0S管、第五NM0S管和第六NM0S管，其中，
[0027]所述第四PM0S管的柵極用于接收第一偏置電壓電路產生的第一偏置電壓，所述第四PM0S管的源極與電源連接，所述第四PM0S管的漏極與所述第五PM0S管的源極連接，所述第五PM0S管的柵極與所述第四NM0S管的柵極連接，所述第五PM0S管的柵極與所述第四NM0S管的柵極連線的中點與所述第一級電路中第三PM0S管的漏極和所述第二 NM0S管的漏極連線的中點連線的中點作為第一級節點，所述第五PM0S管的漏極與第四NM0S管的漏極連接，所述第四NM0S管的源極與所述第六NM0S管的源極連接，所述第五NM0S管的柵極用于接收反向使能信號，所述第五NM0S管的漏極與所述第四NM0S管的柵極和所述第五PM0S管的柵極連接，所述第六NM0S管的柵極用于接收第二偏置電壓電路產生的第二偏置電壓；
[0028]所述第三級電路包括第六PM0S管、第七PM0S管、第八PM0S管、第七NM0S管和第八NM0S管，其中，
[0029]所述第六PM0S管的柵極用于接收使能信號，所述第六PM0S管的源極與電源連接，所述第六PM0S管的漏極與所述第八PM0S管的柵極連接，所述第七PM0S管的源極與電源連接，所述第七PM0S管的柵極用于接收第一偏置電壓電路產生的第一偏置電壓，所述第七PM0S管的漏極和所述第八PM0S管的源極連接，所述第八PM0S管的漏極與所述第七NM0S管的漏極連接，所述第八PM0S管的漏極與所述第七NM0S管的漏極連線的中點與所述第二級電路中第五PM0S管的漏極和第四NM0S管的漏極連線的中點連接的中點作為第二級節點，所述第七NM0S管的柵極與所述第八PM0S管的柵極連接，所述第七NM0S管的源極與所述第八NM0S管的漏極連接，所述第八NM0S管的柵極用于接收第二偏置電壓電路產生的第二偏置電壓，所述第八NM0S管的源極接地；
[0030]所述第四級電路包括第九PM0S管、第十PM0S管、第九NM0S管、第十NM0S管和第i^一 NM0S管，其中，
[0031]所述第九PM0S管的柵極用于接收第一偏置電壓電路產生的第一偏置電壓，所述第九PM0S管的源極和電源連接，所述第九PM0S管的漏極與所述第十PM0S管的源極連接，所述第十PM0S管的柵極與所述第十NM0S管的柵極連接，所述第十PM0S管的柵極與所述第十NM0S管的柵極連線的中點和所述第三級電路中第八PM0S管的漏極和所述第七NM0S管的漏極連線的中點連接的中點作為第三級節點，所述第十PM0S管的漏極與所述第十NM0S管的漏極連接，所述第十NM0S管源極與所述第十一 NM0S管的漏極連接，所述第十PM0S管的源極與所述第十一 NMOS管的漏極連線的中點與所述時鐘頻率電路連線的中點作為第四級節點，所述第九NMOS管的柵極用于接收反向使能信號，所述第九NMOS管的漏極與所述第十NMOS管的柵極連接，所述第九NMOS管的源極接地，所述第九NMOS管的源極連接，所述第十一 NMOS管的柵極用于接收第二偏置電壓電路產生的第二偏置電壓，所述第十一 NMOS管的源極接地。
[0032]進一步地，所述時鐘頻率電路包括第五級電路和第六級電路，其中，
[0033]所述第五級電路連接于所述第四級電路與所述第六級電路之間，所述第五級電路和所述第六級電路連線的中點為第五級節點；
[0034]所述第六級電路連接于所述第五級電路和所述使能控制電路之間，所述第六級電路和所述使能控制電路連線的中點為第六級節點。
[0035]進一步地，所述第五級電路包括第i^一 PM0S管、第十二 PM0S管、第十三PM0S管、第十二 NM0S管、第十三NM0S管和第一電容，其中，
[0036]所述第十一 PM0S管的柵極用于接收使能信號，所述第十一 PM0S管的源極和電源連接，所述第十一 PM0S管的漏極與所述第十三PM0S管的柵極連接，所述第十二 PM0S管的柵極與所述第一 PM0S管的柵極連接，所述第十二 PM0S管的源極與電源連接，所述第十二PM0S管的漏極與所述第十三PM0S管的源極連接，所述第十三PM0S管的漏極與所述第十二NM0S管的漏極連接，所述第十二 NM0S管的源極與所述第十三NM0S管的漏極連接，所述第十三NM0S管的柵極用于接收第二偏置電壓電路產生的第二偏置電壓，所述第十三NM0S管的源極接地，所述第一電容的第一端與所述第五級節點連接，所述第一電容的