明：
[002引實施例1:
[0029] 如圖1所示，本例提供一種FPGA大型音頻通道路由矩陣，包括:FPGA路由矩陣模塊、 模擬輸入模塊、模擬輸出模塊、DSP模塊、網絡音頻模塊、級聯模塊和控制模塊，所述模擬輸 入模塊、模擬輸出模塊、DSP模塊、網絡音頻模塊、級聯模塊和控制模塊分別與所述FPGA路由 矩陣模塊相連接;其中，所述FPGA路由矩陣模塊內部包括控制寄存器和用于實現路由配置 的RAM，所述FPGA路由矩陣模塊將接收到的數據按順序排列，然后在FPGA路由矩陣模塊內部 開辟一個用于實現路由配置的RAMW存儲路由配置信息，所述RAM中的路由配置信息通過所 述控制模塊寫入至FPGA路由矩陣模塊中，所述FPGA路由矩陣模塊收到所述控制器發過來的 指令后送到RAM中存儲起來。
[0030] 本例所述FPGA路由矩陣模塊為通過FPGA忍片實現的音頻交換矩陣，所述網絡音頻 模塊為用于實現網絡音頻傳輸的DANTE模塊，所述FPGA路由矩陣模塊根據控制模塊發過來 的控制命令進行路由配置，從而實現音頻通道的矩陣交換，所述控制模塊可W采用ARM或其 他控制處理器，比如單片機;所述模擬輸入模塊、模擬輸出模塊、DSP模塊、網絡音頻模塊和 級聯模塊優選采用IIS格式或TDM格式與FPGA路由矩陣模塊實現數據的通信。
[0031] 比如:RAM的路由配置地址0存的是1，那么意味著輸出0通道的數據來自輸入1通道 的；配置RAM的地址3存的是2,那么意味著輸出3通道的數據來自輸入2通道的。如此類推就 可W實現路由矩陣的功能。
[0032] 首先在RAM里面設置有地址循環的讀指針，把運個讀指針作為配置RAM的讀地址， 那么配置RAM中相應讀出來的數據就是RAM的讀地址，那么相對應讀指針讀出來的數據就是 輸出通道對應接收輸入的通道號。如此類推，運樣就能夠實現路由矩陣交換，簡而言之，就 是對應輸出通道需要什么通道的數據就讀相應地址的數據。比如，讀指針為別寸，從配置RAM 中讀出來的數據是2,那么輸出8通道的數據就來自RAM地址2中的數據，也就是輸入2通道的 數據。如此類推就可W實現數據的任意讀取，從而實現數據的矩陣交換。
[0033] 本例所述模擬輸入模塊和模擬輸出模塊W板卡的形式插拔裝載，并且可W通過多 臺CSAP(插卡式音頻處理器)設備進行級聯，進而形成大規模的FPGA大型音頻通道陣列，靈 活搭配，滿足各種使用場合;本例相當于提供了一種插卡式的音頻處理器，其整個系統有幾 百路的音頻通道需要任意交換。相反的，如果像現有技術那樣采用DSP做音頻通道交換，一 個DSP顯然是做不到幾百路矩陣交換的，如果用多個DSP處理音頻通道交換，那么其靈活性 又大大降低，而且延時大大升高，成本也劇增。用ARM等處理器來實現音頻通道交換的難度 就更大了。
[0034] 本例采用FPGA路由矩陣模塊處理音頻通道交換，提出FPGA大型音頻通道路由矩陣 的路由方法，能夠在插卡式音頻處理器中實現了 600*600的大型音頻通道矩陣路由，使得音 頻處理器的配置相當靈活，而且成本大大降低;在此基礎上，音頻數據在FPGA路由矩陣模塊 中的延時更是做到了微秒級。
[0035] 現有技術中，一般都采用傳統的技術，利用額外的DSP專口做音頻路由，而且能處 理的路數有限、延時大、不靈活且成本高。與現有技術不同的是，本例提出用FPGA路由矩陣 模塊來實現處理音頻通道交換的功能，給音頻技術帶來革命性的突破，使得音頻處理器可 W做得非常靈活，能處理的通道數也是劇增，延時也是達到了微秒級，可W說不受什么限 制。
[0036] 本例所述模擬輸入模塊、模擬輸出模塊和DSP模塊的數量均為兩個W上，所述兩個 W上的模擬輸入模塊、模擬輸出模塊和DSP模塊均通過可插拔接口與所述FPGA路由矩陣模 塊相連接。
[0037] 優選的，整個音頻通道矩陣的交換都是由FPGA路由矩陣模塊進行交互的，其中，設 置了 6個模擬板和8個DSP模塊，6個模擬板的通道數量共為24巧4,所述模擬板包括模擬輸入 模塊和模擬輸出模塊;8個DSP模塊的通道數量共為384*384,網絡音頻模塊的通道數量共為 64*64,級聯模塊的通道數量為128* 128,那么所有的總通道數為600*600路。
[0038] 對于FPGA大型音頻通道路由矩陣自身而言，音頻通道是600*600，只需要給輸入通 道做出順序排列，意思就是排列從模擬輸入模塊、DSP模塊、網絡音頻模塊化ANTE)和級聯模 塊過來的音頻通道放在FPGA路由矩陣模塊里的那個通道位置進行一一對應設置，那么具體 對應輸出是哪個輸入通道過來的音頻數據，運就需要控制模塊通過SPI 口給FPGA路由矩陣 模塊發送控制命令進行通道選擇，運樣，FPGA路由矩陣模塊就可W完成600*600的音頻矩陣 交換系統，只需要根據控制模塊的控制命令對模擬輸入模塊、DSP模塊、網絡音頻模塊 (DANTE)和級聯模塊過來的音頻通道進行不同時序的交換處理即可。
[0039] 本例所述FPGA路由矩陣模塊所采用的音頻參考時鐘為網絡音頻時鐘、本地晶振時 鐘和級聯線路時鐘中的一種，當所述網絡音頻模塊正常與其他網絡音頻模塊連接時，所述 FPGA路由矩陣模塊選擇網絡音頻時鐘作為系統的工作時鐘；當所述網絡音頻模塊之間連接 網異常時，根據用戶配置的音頻參考時鐘作為系統的工作時鐘。
[0040] 本例所述FPGA路由矩陣模塊分別對模擬輸入模塊、模擬輸出模塊、DSP模塊、網絡 音頻模塊和級聯模塊的各個音頻通道進行一一的編碼地址排列，所述控制模塊通過SPI接 口給FPGA路由矩陣模塊發送控制命令的路由配置信息;所述路由配置信息包括控制參數和 路由參數;所述控制命令包括四個字節，前兩個字節為控制字節，所述控制字節包括1個讀 寫位和15個地址位，所述控制字節的最高位為讀寫位，所述控制字節的后15位為地址位;后 兩個字節為數據;其時序圖如圖3所示。
[0041] FPGA路由矩陣模塊與模擬輸入模塊和模擬輸出模塊等采用IIS音頻格式，時序如 圖4所示;FPGA路由矩陣模塊與網絡音頻模塊(DANTE)采用TDM 8通道模式，時序如圖5所示； FPGA路由矩陣模塊與級聯模塊采用自定義的TDM 64通道格式，時序如圖6所示;FPGA路由矩 陣模塊與DSP模塊采用TDM 8通道的格式，時序如圖7所示;所有的音頻通道格式采用48K或 者9服的采樣率，高位在前，FPGA路由矩陣模塊與各模塊通信無論采用的是IIS格式還是TDM 格式，信號線定義都分別為:帖時鐘、位時鐘和數據線。
[0042] 本例的音頻數據都是由FPGA路由矩陣模塊進行交互的，總的通道數為600*600。那 么怎么識別各個通道呢，本例給每個模塊進行編號，編號就可W作為該通道的地址，比如 SPI接口的前兩個字節數代表操作地址，那么存在通道地址相應的數據就代表該通道接收 哪個通道的來的音頻數據，即SPI接口的后兩個字節數代表操作數據。運樣就可W實現音頻 通道的矩陣路由。下面是各個通道的表格說明。
[0043] 其中，對模擬輸入模塊的通道定義可W為：
[0045]對網絡音頻模塊