時鐘發生的裝置和方法
【技術領域】
[0001]本發明一般涉及電子電路，尤其是時鐘產生。
【背景技術】
[0002]電子系統(諸如，收發器和接收器)可以具有基于晶體在固定頻率的系統時鐘信號，還可以使用各種頻率的多個時鐘信號。此外，由于收發器執行諸如時鐘和數據恢復(CDR)的功能，數據速率的倍數的時鐘信號可以提供時鐘信號的多樣化和數據速率兼容，以便這樣的電子系統中的進一步處理。
【發明內容】
[0003]—個實施例包括裝置，包含抖動電路，經配置成在第一值和第二值之間反復切換以產生調諧字，其中該抖動電路被配置為以第一時鐘信號的第一時鐘頻率切換，其中所述第一時鐘信號由時鐘和數據恢復(CDR)系統產生，以及累加器，經配置以添加所述調諧字和之前的累加器輸出值以產生在第二時鐘信號的第二時鐘頻率的新累加器輸出值，其中所述第二時鐘信號從晶體振蕩器產生。
[0004]另一實施例包括用于產生時鐘的方法，包括:產生第一時鐘信號的方法；接收第二時鐘信號，在第一值和一個第二值之間反復切換以產生調諧字，其中該切換發生在所述第一時鐘信號的第一時鐘頻率，并添加所述調諧字和之前的累加器輸出值以產生在所述第二時鐘信號的第二時鐘頻率的新累加器輸出值。
[0005]另一實施例包括用于產生時鐘的裝置，該裝置包括:裝置，用于產生第一時鐘信號；裝置，在第一值和一個第二值之間反復切換以產生調諧字，其中該切換發生在第一時鐘信號的第一時鐘頻率，和裝置，用于添加調諧字和之前的累加器輸出值以產生在第二時鐘信號的第二時鐘頻率的新累加器輸出值。
【附圖說明】
[0006]在本文中提供這些附圖和相關描述以說明本發明的實施例，并不旨在進行限制。
[0007]圖1A是示出示例時鐘和數據恢復(CDR)系統的示意性框圖，其包括根據一個實施例的示例時鐘發生系統。
[0008]圖1B是示出收發信機系統示意框圖，其包括根據一個實施例的另一示例時鐘發生系統。
[0009]圖1C是示出圖1A的示例時鐘產生系統的示意性框圖。
[0010]圖2是示出根據一個實施例的示例時鐘發生系統的一部分的示意框圖。
[0011]圖3是示出根據一個實施例的示例時鐘發生系統的另一部分的示意性框圖。
[0012]圖4A是示出根據一個實施例的時鐘發生系統的示例實施方式的示意性框圖。
[0013]圖4B是示出根據另一實施例的時鐘發生系統的示例實施方式的示意性框圖。
[0014]圖4C是示出根據另一實施例的時鐘發生系統的示例實施方式的示意性框圖。
[0015]圖5是示出根據一個實施例的示例時鐘發生的時序圖。
[0016]圖6是示出根據一個實施例的示例時鐘發生系統的性能的曲線圖。
[0017]圖7是示出根據一個實施例的由示例時鐘發生系統產生的頻率范圍的圖表。
【具體實施方式】
[0018]新穎的系統、設備和方法的各個方面下文全面參考附圖進行描述。但是，本公開可體現為許多不同的形式，并且不應被解釋為限于貫穿本公開中提出的任何特定結構或功能。而是，提供這些方面以使得本公開將是徹底的和完整的，并且對于本領域技術人員充分地傳達本公開的范圍。根據本文的教導，本領域技術人員應了解:本公開的范圍旨在涵蓋新穎系統、裝置和本文公開的方法的任何方面，無論其是獨立實現的還是結合任何其它方面。例如，一種裝置可以被實現，或一種方法可使用任何數目的本文所闡述的方面來實施。此夕卜，除了或不同于本文所闡述的各種方面實施的裝置或方法，該范圍旨在涵蓋使用其它結構、功能或者結構和功能。但是應當理解，本文公開的任何方面可以由權利要求的一個或多個要素來體現。
[0019]盡管具體的方面在本文中描述，這些方面的許多變化和置換落入本公開的范圍之內。雖然提及優選方面的一些益處和優點，本公開的范圍并不意在限于特定益處、用途或目標。相反，本公開的方面旨在廣泛適用于不同的有線和無線技術、系統配置、網絡，包括光纖網絡、硬盤和傳輸協議，其中的一些以舉例的方式在附圖和優選方面的以下描述示出。詳細描述和附圖僅僅是說明性的公開內容，而不是限制性的，本公開的范圍由所附權利要求及其等同物限定。
[0020]時鐘和數據恢復(CDR)系統進行數據通信，而無需單獨的時鐘信號。相反，當接收數據時，時鐘信號中嵌入數據流和CDR恢復時鐘信號。通過以數據過采樣速率累加抖動調諧計數器值，在恢復數據速率的倍數并與數據流同步的多個單位信號可以精確地產生，并同時利用全范圍的累加器。多個時鐘信號可以用于CDR系統的各種模塊及并入CDR系統的收發信機系統的其它模塊中。
[0021]參考圖1A，下面將描述示出了示例時鐘和數據恢復(CDR)系統的示意性框圖，其包括示例時鐘產生系統。示出的系統100包括⑶R模塊110、數據速率校正模塊112、分數數據速率支持模塊114和時鐘發生系統150。時鐘發生系統150可以包括⑶R時鐘使能發生器106和時鐘柵單元108。系統100可以在諸如網絡設備的系統內實現，例如，以獲取和跟蹤受到各種調制方案之一調制的數據流。根據在離散頻率中表示的數字電平的數目，實施例的調制方案包括2-FSK、或二進制FSK、3-FSK或三元FSK和4-FSK。系統100還可以具有基于晶體的頻率的系統時鐘信號master_clk，提供時鐘信號到例如CDR時鐘使能發生器106和時鐘門單元108。在一些實施例中，其他電路(諸如，過采樣濾波器、解調器、或串行器)可用于代替⑶R模塊110，其也在以下圖1B描述。
[0022]⑶R模塊110執行時鐘和數據恢復。⑶R模塊110可接收由時鐘產生系統150產生的xN dr_clk信號，以及其他。在一些實施例中，⑶R模塊110可以被配置為接收具有不同頻率的多個xN dr_clk信號，諸如據速率x32、數據速率x64等等。⑶R模塊110可包括各種內部模塊，用于時鐘和數據恢復。CDR模塊110可以具有執行時鐘恢復的CDR數控振蕩器(NCO)。在其他中，CDR NCO可以接收數據序列，并產生rx_clk信號和rx_data信號，這是⑶R模塊110的輸出。rx_clk信號是與數據序列同步的恢復時鐘信號，以及rx_data信號是基于所述數據序列的恢復數據信號。所述rx_clk信號可以通過基于CDR NCO的內部計數器值產生50%的占空比的時鐘信號而產生。例如，該rx_clk信號可以被設置為對于⑶R NCO計數器期間的前半部為低以及⑶R NCO計數器周期的后半部為高。
[0023]⑶R模塊110還可以包括附加模塊，諸如相位檢測和復位模塊、PLL濾波器和/或與⑶R NCO—起工作的模塊化信號采集和檢測模塊。⑶R模塊110可以根據需要輸出reset_nco信號和msr_phi信號，用于例如相位檢測和復位模塊。在一些實施例中，當⑶R模塊110和上面討論的其他模塊協同數據速率校正模塊112和分數數據速率支持模塊114工作時，⑶R模塊110的⑶R NCO的內部計數器可以被編程、復位和/或調整，其特征在下面進一步描述。
[0024]數據速率校正模塊112可根據輸入數據速率調整編程的數據速率。在其他中，數據速率校正模塊112取入相位信號、諸如ki和kt的增益參數，和data rate信號，如圖1A所示。在一些實施例中，數據速率校正模塊112可包括累加器、比例控制器和積分控制器。累加器接收相位信號mSr_phi，并累積相位信號以產生誤差信號。誤差信號然后通過比例-積分(PI)控制器以生成數據速率調整值，其中所述比例和積分控制器具有諸如ki和kt的增益參數。數據速率調整值被添加到data rate信號以產生data ratecorrected信號，這是數據速率校正模塊112的輸出。在一個實施例中，數據速率校正模塊112還可以具有縮放塊以產生定標度值，以被添加到主數據速率寄存器以獲得校正數據速率值，并且數據速率調整和數據速率信號可被求和以產生從所述數據速率校正模塊112輸出的data ratecorrected 信號。
[0025]分數數據速率支持模塊114可以提供部分不同于編程數據速率的數據傳輸速率的支持。在一個實施例中，分數數據速率支持模塊114可包括(除其他外)可編程分子、分母寄存器和積聚分子值的累加器。分數數據速率支持模塊114可以允許CDR電路，其被設計為使用一組單元步驟來逼近不屬于單元步驟的整數倍的目標數據速率，而不是讓系統隨時間累積分數數據速率誤差。分子寄存器可以被設置為實際數據速率和可編程CDR數據速率之間的分數差的分子，使得調整后的數據速率可以在編程的數據速率和另一個值(諸如，編程的數據速率增加一個單元步驟)之間交替或者抖動。例如，CDR系統可以