徑被配置成根據校準信號調整第二時鐘。
[0092]示例15包括示例13-14中的任何一個的主題，示例15包括或刪除可選元件，其中第一路徑和第二路徑被配置成根據校準信號調整第一時鐘和第二時鐘。
[0093]示例16包括示例13-15中的任何一個的主題，示例16包括或刪除可選元件，其中環路組件包括環路濾波器和低壓降穩壓器。
[0094]示例17包括示例13-16中的任何一個的主題，示例17包括或刪除可選元件，其中環路組件是倍頻延遲鎖定環路。
[0095]示例18包括示例13-17中的任何一個的主題，示例18包括或刪除可選元件，其中第一路徑包括可控振蕩器，該可控振蕩器被配置成調整第一路徑的第一延遲。
[0096]示例19包括示例13-18中的任何一個的主題，示例19包括或刪除可選元件，其中第二路徑包括延遲線，該延遲線被配置成調整第二路徑的第二延遲。
[0097]不例20是一種生成時序判定信號的方法。第一時鐘信號由第一路徑生成。第二時鐘信號由第二路徑生成。第一脈沖和第二脈沖由互斥元件生成。根據第一時鐘信號更早，第一脈沖被設置成第一邏輯狀態。根據第二時鐘信號更早，第二脈沖被設置成第一邏輯狀態。判定信號由采樣組件生成，判定信號基于第一脈沖和第二脈沖指示第一時鐘和第二時鐘中的哪一個更早。
[0098]示例21包括示例20的主題，其中包括基于判定信號調整第二時鐘信號的時序。
[0099]示例22包括示例20-21中的任何一個的主題，其中判定信號包括根據第一時鐘更早而被設置成第一狀態的第一指示符，和根據第二時鐘更早而被設置成第一狀態的第二指示符。
[0100]示例23包括示例20-22中的任何一個的主題，還包括:生成第二時鐘信號包括將第二時鐘生成為具有與第一時鐘信號不同的頻率。
[0101]示例24是具有用于生成第一時鐘信號的裝置、用于生成第二時鐘信號的裝置、用于生成第一脈沖和第二脈沖的裝置以及用于基于第一脈沖和第二脈沖生成判定信號的裝置的系統。根據第一時鐘信號早于第二時鐘信號，第一脈沖被設置成第一邏輯狀態，并且根據第二時鐘信號早于第一時鐘信號，第二脈沖被設置成第一邏輯狀態。
[0102]示例25包括示例24的主題，示例25包括或刪除可選元件，其中系統還包括用于基于判定信號調整第一時鐘信號和第二時鐘信號中的至少一個時鐘的時序的裝置。
[0103]盡管已經關于一種或多種實施方式對本發明進行了說明和描述，但是在不背離所附權利要求的精神和范圍的情況下，可對所示出的示例做出替換和/或修改。例如，盡管本文所描述的傳輸電路/系統可能已經被示為發送器電路，但是本領域的技術人員將理解本文所提供的發明也可適用于收發器電路。
[0104]另外，尤其關于由上面所描述的組件或結構(部件、設備、電路、系統等等)執行的各種功能，除非另有說明，否則用于描述這類組件的術語(包括對“裝置”的引用)意圖對應于執行所描述的組件的特定功能的任何組件或結構(例如，其在功能上等效)，盡管它們在結構上可能并不等效于所公開的執行在本文中所示出的本發明的典型實施方式的功能的結構。所述組件或結構包括執行指令以便于實現各種功能中的至少一部分功能的處理器。另外，盡管可能僅關于本發明的若干實施方式中的一種實施方式公開了本發明的特定特征，但是這樣的特征可以與可能期望的其他實施方式的一個或多個其他特征相結合，并且對于任何給定或具體應用是有益的。
[0105]此外，就詳細說明和權利要求中的任何一者中所使用的術語“包含”、“包括”、“具有”、“具備”、“帶有”及它們的變體這方面來說，這類術語意圖為在某種程度上類似于術語“涵蓋”的包括。
【主權項】
1.一種時間到數字轉換器，包括: 互斥元件，該互斥元件被配置成接收第一時鐘和第二時鐘，并且生成第一脈沖和第二脈沖，其中所述互斥元件被配置成:根據所述第一時鐘早于所述第二時鐘，將所述第一脈沖驅動為第一邏輯狀態并將所述第二脈沖驅動為第二邏輯狀態，并且根據所述第二時鐘早于所述第一時鐘，將所述第二脈沖驅動為所述第一邏輯并將所述第一脈沖驅動為所述第二邏輯狀態；以及 采樣組件，該采樣組件被配置成接收所述第一脈沖和所述第二脈沖，并且根據所述第一脈沖和所述第二脈沖生成判定信號。2.根據權利要求1所述的轉換器，還包括被配置成根據所述判定信號調整所述第一時鐘和所述第二時鐘中的至少一個時鐘的時序的組件。3.根據權利要求1所述的轉換器，還包括第一路徑和第二路徑，其中所述第一路徑被配置成生成具有第一延遲的第一時鐘，并且所述第二路徑被配置成生成具有第二延遲的第二時鐘。4.根據權利要求1-3中的任何一項所述的轉換器，其中所述判定信號包括第一在先指示符和第二在先指示符，其中根據所述第一時鐘早于所述第二時鐘，所述第一在先指示符被設置為所述第一邏輯狀態，并且根據所述第二時鐘早于所述第一時鐘，所述第二在先指示符被設置為所述第一邏輯狀態。5.根據權利要求1-3中的任何一項所述的轉換器，其中所述判定信號具有松弛的時序。6.根據權利要求1所述的轉換器，其中所述第一時鐘和所述第二時鐘具有不同頻率。7.根據權利要求1所述的轉換器，其中所述第一時鐘具有比所述第二時鐘的頻率至少大10倍的頻率。8.根據權利要求1-3和6-7中的任何一項所述的轉換器，其中所述互斥元件被配置成基于所選定的采樣時段生成所述第一脈沖和所述第二脈沖。9.根據權利要求1-3和6-7中的任何一項所述的轉換器，其中所述互斥元件包括經交叉耦合的與非NAND門電路和被耦合至所述經交叉耦合的NAND門電路的亞穩態濾波器。10.根據權利要求9所述的轉換器，其中根據所述第一時鐘早于所述第二時鐘，第一NAND門電路的輸出被驅動為第一狀態，并且第二 NAND門電路的輸出被驅動為第二狀態。11.根據權利要求1-3和6-7中的任何一項所述的轉換器，其中所述采樣組件被配置成將所述第一脈沖和所述第二脈沖擴大到所述判定信號中。12.根據權利要求1-3和6-7中的任何一項所述的轉換器，其中所述采樣組件包括第一級延遲觸發器和第二級延遲觸發器。13.一種數字頻率系統，包括: 第一路徑，該第一路徑具有第一延遲，并且被配置成生成具有第一頻率的第一時鐘； 第二路徑，該第二路徑具有第二延遲，并且被配置成生成具有第二頻率的第二時鐘； 時間到數字轉換器，該時間到數字轉換器被配置成基于所述第一時鐘和所述第二時鐘生成判定信號，其中所述判定信號指示所述第一時鐘和所述第二時鐘中的哪一時鐘更早；以及 環路組件，該環路組件被配置成接收所述判定信號并且基于所述判定信號生成校準信號。14.根據權利要求13所述的系統，其中所述第二路徑被配置成根據所述校準信號調整所述第二時鐘。15.根據權利要求13所述的系統，其中所述第一路徑和所述第二路徑被配置成根據所述校準信號調整所述第一時鐘和所述第二時鐘。16.根據權利要求13所述的系統，其中所述環路組件包括環路濾波器和低壓降穩壓器。17.根據權利要求13所述的系統，其中所述環路組件是倍頻延遲鎖定環路。18.根據權利要求13-17中的任何一項所述的系統，其中所述第一路徑包括可控振蕩器，該可控振蕩器被配置成調整所述第一路徑的所述第一延遲。19.根據權利要求13-17中的任何一項所述的系統，其中所述第二路徑包括延遲線，該延遲線被配置成調整所述第二路徑的所述第二延遲。20.一種生成時序判定信號的方法，所述方法包括: 由第一路徑生成第一時鐘信號； 由第二路徑生成第二時鐘信號； 由互斥元件生成第一脈沖和第二脈沖，其中根據所述第一時鐘更早，所述第一脈沖被設置為第一邏輯狀態，并且根據所述第二時鐘更早，所述第二脈沖被設置為所述第一邏輯狀態；以及 由采樣組件基于所述第一脈沖和所述第二脈沖生成指示所述第一時鐘和所述第二時鐘中的哪一時鐘更早的判定信號。21.根據權利要求20所述的方法，還包括基于所述判定信號調整所述第二時鐘信號的時序。22.根據權利要求20和21中的任何一項所述的方法，其中所述判定信號包括第一指示符和第二指示符，其中該第一指示符根據所述第一時鐘更早而被設置成所述第一狀態，并且該第二指示符根據所述第二時鐘更早而被設置成所述第一狀態。23.根據權利要求20和21中的任何一項所述的方法，其中生成所述第二時鐘信號包括將所述第二時鐘生成為具有與所述第一時鐘信號不同的頻率。24.—種系統，包括: 用于生成第一時鐘信號的裝置； 用于生成第二時鐘信號的裝置； 用于生成第一脈沖和第二脈沖的裝置，根據所述第一時鐘信號早于所述第二時鐘信號，所述第一脈沖被設置為第一邏輯狀態，并且根據所述第二時鐘信號早于所述第一時鐘信號，所述第二脈沖被設置為所述第一邏輯狀態；以及 用于基于所述第一脈沖和所述第二脈沖生成判定信號的裝置。25.根據權利要求24所述的系統，還包括: 用于基于所述判定信號調整所述第一時鐘信號和所述第二時鐘信號中的至少一個時鐘的時序的裝置。
【專利摘要】本發明公開了一種BANG-BANG時間到數字轉換器系統和方法。時間到數字轉換器包括互斥元件和采樣組件。互斥元件被配置成接收第一時鐘和第二時鐘，并且生成第一脈沖和第二脈沖。互斥元件還被配置成：根據第一時鐘早于第二時鐘，將第一脈沖驅動至第一邏輯狀態，并將第二脈沖驅動至第二邏輯狀態；根據第二時鐘早于第一時鐘，將第二脈沖驅動至第一邏輯狀態，并將第一脈沖驅動至第二邏輯狀態。采樣組件被配置成接收第一脈沖和第二脈沖，并且根據第一脈沖和第二脈沖生成判定信號。
【IPC分類】H03L7/08
【公開號】CN105515570
【申請號】CN201510583511
【發明人】崇-元·托尼·張, 曾-英·羅賓·盧
【申請人】英特爾公司
【公開日】2016年4月20日
【申請日】2015年9月14日
【公告號】EP3029832A2, US9395698, US20160103423