電層上的所有導電線路沿第一方向布置的指令1796。指令1797使用第二掩模圖案將第一導電層上的所有導電線路沿第一方向布置。指令1798使用第三掩模圖案和第四掩模圖案將第二導電層上的所有導電線路沿第二方向布置。指令1799使用至少一個通孔電連接第一導電層和第二導電層中的導電線路。在一些實施例中，第一方向與第二方向成直角。
[0135]在一些實施例中，處理器1782是中央處理器（CPU)、多處理器、分布式處理系統、特定應用集成電路（ASIC)、和/或合適的處理單元。
[0136]在一些實施例中，計算機可讀存儲介質1784是電子的、磁性的、光學的、電磁的、紅外線的、和/或半導體系統（或裝置或器件）。例如，計算機可讀存儲介質1784包括半導體或固態存儲器、磁帶、可移動計算機磁盤、隨機存取存儲器（RAM)、只讀存儲器（R0M)、硬磁盤、和/或光盤。在一些實施例中，使用光盤，計算機可讀存儲介質1784包括壓縮光盤只讀存儲器（CD-ROM)、壓縮光盤讀寫（CD-R/W)、數字視頻光盤（DVD)和/或藍光光盤。
[0137]在一些實施例中，存儲介質1784存儲計算機程序代碼1786,其被配置為使計算機系統1700實施如參照用于集成電路1600的布局設計的方法所述的操作（圖16)。
[0138]在一些實施例中，存儲介質1784存儲用于與外部元件交互的指令1786。指令1786使處理器1782能夠產生可由實施用于集成電路1600的布局設計的方法的系統可讀的操作指令。
[0139]計算機系統1700包括I/O接口 1790。I/O接口 1790連接至外部電路。在一些實施例中，I/O接口 1790包括用于將信息和命令通訊給處理器1782的鍵盤、小鍵盤、鼠標、軌跡球、觸控板、和/或光標方向鍵。
[0140]計算機系統1700還包括連接至處理器1782的網絡接口 1792。網絡接口 1792允許計算機系統1700與網絡1794通訊，一個或多個其他計算機系統連接至網絡1794。網絡接口1792 包括諸如 BLUETOOTH、WIFI、WIMAX、GPRS、或WCDMA的無線網絡接口、或諸如ETHERNET、USB、或IEEE-1394的有線網絡接口。
[0141]計算機系統1700還包括連接至處理器1782的感應環路接口 1795。感應環路接口1795允許計算機系統1700與外部設備通訊，一個或多個其他計算機系統連接至外部設備。在一些實施例中，在兩個或更多的計算機系統1700中實施上述操作。
[0142]計算機系統1700被配置為通過I/O接口 1790接收與指令1786相關的信息。通過總線1788將信息傳輸至處理器1782以確定對運輸操作的相應調整。然后，將指令存儲在計算機可讀介質1784中作為指令1786。
[0143]一些實施例包括用于集成電路的布局設計的方法，該方法包括將第一掩模圖案的所有導電線路沿第一方向布置，其中，第一掩模圖案的導電線路位于第一導電層中。該方法還包括將第二掩模圖案的所有導電線路沿第一方向布置，其中，第二掩模圖案的導電線路位于第一導電層中，并且第二掩模圖案沿不同于第一方向的第二方向偏離第一掩模圖案。
[0144]一些實施例包括集成電路，該集成電路包括沿第一方向位于第一導電層中的第一組導電線路，在不同于第一方向的方向上不具有第一組導電線路中的導電線路。集成電路還包括沿第一方向位于第一導電層中的第二組導電線路，在不同于第一方向的方向上不具有導電線路，其中，第一導電層僅含有第一組導電線路和第二組導電線路中的導電線路，并且第二組導電線路以小于第一組導電線路的節距偏離第一組導電線路。
[0145]—些實施例包括電路，該電路包括第一 PM0S晶體管、第二PM0S晶體管、第一 NM0S晶體管、第二NM0S晶體管、在第一導電層中沿著第一方向延伸的第一組導電線路、在第二導電層中沿著第一方向延伸的第二組導電線路、和在位于第一導電層和第二導電層上方的第三導電層中沿著第二方向延伸的第三組導電線路。第一 PM0S晶體管包括柵極、源極和漏極；第二PM0S晶體管包括柵極、源極和漏極；第一 NM0S晶體管包括柵極、源極和漏極；以及第二NM0S晶體管包括柵極、源極和漏極。第一組導電線路可用作第一和第二PM0S晶體管的柵極以及第一和第二NM0S晶體管的柵極。第二組導電線路與第一和第二PM0S晶體管的源極和漏極相接觸并與第一和第二NM0S晶體管的源極和漏極相接觸。第三組導電線路連同第一導電層中的至少另一個導電線路或第二導電層中的至少另一個導電線路被配置為電連接：第一 PM0S晶體管和第一 NM0S晶體管以作為第一傳輸柵極；第二PM0S晶體管和第二NM0S晶體管以作為第二傳輸柵極；第一 PM0S晶體管和第二NM0S晶體管的柵極在一起；以及第二PM0S晶體管和第一 NM0S晶體管的柵極在一起。
[0146]上面論述了若干實施例的部件，使得本領域的普通技術人員可以更好地理解本發明的各個方面。本領域的普通技術人員應該理解，可以很容易地使用本發明作為基礎來設計或更改其他用于達到與這里所介紹實施例相同的目的和/或實現相同優點的工藝和結構。本領域的普通技術人員也應該意識到，這種等效構造并不背離本發明的精神和范圍，并且在不背離本發明的精神和范圍的情況下，可以進行多種變化、更換以及改變。
【主權項】
1.一種用于集成電路的布局設計的方法，包括：將第一掩模圖案的所有導電線路沿第一方向布置，其中，所述第一掩模圖案的導電線路位于第一導電層中；以及將第二掩模圖案的所有導電線路沿第一方向布置，其中，所述第二掩模圖案的導電線路位于所述第一導電層中，并且所述第二掩模圖案沿不同于所述第一方向的第二方向偏離所述第一掩模圖案。2.根據權利要求1所述的方法，還包括：將第三掩模圖案的所有導電線路沿第三方向布置，其中，所述第三掩模圖案的導電線路位于第二導電層中，并且所述第三方向不同于所述第一方向。3.根據權利要求2所述的方法，其中，布置所述第一掩模圖案的所有導電線路和布置所述第二掩模圖案的所有導電線路進一步在單元中形成傳輸柵極。4.根據權利要求3所述的方法，其中，所述布置進一步形成通過一個或多個所述導電線路電連接至第一 NMOS器件的第一 PMOS器件、和通過一個或多個所述導電線路電連接至第二NMOS器件的第二PMOS器件。5.根據權利要求1所述的方法，其中，所述第一方向垂直于所述第二方向。6.根據權利要求1所述的方法，其中，所述第一方向垂直于第三方向。7.—種集成電路，包括：第一組導電線路，沿第一方向位于第一導電層中，在不同于所述第一方向的方向上不具有所述第一組導電線路中的導電線路；以及第二組導電線路，沿所述第一方向位于所述第一導電層中，在不同于所述第一方向的方向上不具有導電線路，其中，所述第一導電層僅含有所述第一組導電線路和所述第二組導電線路中的導電線路，并且所述第二組導電線路以小于所述第一組導電線路的節距的量偏離所述第一組導電線路。8.根據權利要求7所述的集成電路，還包括：第三組導電線路，沿第二方向位于第二導電層中，在不同于所述第二方向的方向上不具有導電線路，其中，所述第二方向不同于所述第一方向。9.一種電路，包括：第一 PMOS晶體管，包括柵極、源極和漏極；第二PMOS晶體管，包括柵極、源極和漏極；第一 NMOS晶體管，包括柵極、源極和漏極；第二NMOS晶體管，包括柵極、源極和漏極；第一組導電線路，在第一導電層中沿著第一方向延伸，所述第一組導電線路可用作所述第一和第二PMOS晶體管的柵極以及所述第一和第二NMOS晶體管的柵極；第二組導電線路，在第二導電層中沿著所述第一方向延伸，所述第二組導電線路與所述第一和第二PMOS晶體管的源極和漏極以及所述第一和第二NMOS晶體管的源極和漏極相接觸；以及第三組導電線路，在位于所述第一導電層和所述第二導電層上方的第三導電層中沿著第二方向延伸，所述第三組導電線路連同所述第一導電層中的至少另一個導電線路或所述第二導電層中的至少另一個導電線路被配置為電連接：所述第一 PMOS晶體管和所述第一 NMOS晶體管以作為第一傳輸柵極；所述第二PM0S晶體管和所述第二NM0S晶體管以作為第二傳輸柵極；所述第一 PM0S晶體管和所述第二NM0S晶體管的柵極在一起；以及所述第二PM0S晶體管和所述第一 NM0S晶體管的柵極在一起。10.根據權利要求9所述的電路，其中，所述第一導電層中的所述至少另一個導電線路包括電連接下列組合中的一個的導電線路：(a)通過所述第三組導電線路的第一導電線路的所述第一 PM0S晶體管的柵極和通過所述第三組導電線路的第二導電線路的所述第二NM0S晶體管的柵極；(b)通過所述第三組導電線路的所述第一導電線路的所述第二PM0S晶體管的柵極和通過所述第三組導電線路的所述第二導電線路的所述第一 NM0S晶體管的柵極；(c)通過所述第三組導電線路的所述第一導電線路的所述第一 PM0S晶體管的漏極和通過所述第三組導電線路的所述第二導電線路的所述第一 NM0S晶體管的源極；或(d)通過所述第三組導電線路的所述第一導電線路的所述第二PM0S晶體管的漏極和通過所述第三組導電線路的所述第二導電線路的所述第二NM0S晶體管的源極。
【專利摘要】本發明提供了用于集成電路的布局設計的系統和方法。一種用于集成電路的布局設計的系統和方法以及一種集成電路。該方法包括將第一掩模圖案的所有導電線路沿第一方向布置，其中，第一掩模圖案的導電線路位于第一導電層中。該方法還包括將第二掩模圖案的所有導電線路沿第一方向布置，其中，第二掩模圖案的導電線路位于第一導電層中，并且第二掩模圖案在不同于第一方向的第二方向上偏離第一掩模圖案。
【IPC分類】H01L27/02
【公開號】CN105304623
【申請號】CN201410807998
【發明人】江庭瑋, 莊惠中, 田麗鈞
【申請人】臺灣積體電路制造股份有限公司
【公開日】2016年2月3日
【申請日】2014年12月22日
【公告號】DE102014119646A1, US20150347659