用于集成電路的布局設計的系統和方法
【技術領域】
[0001]本發明涉及用于集成電路的布局設計的系統和方法。
【背景技術】
[0002]集成電路（1C)通常設計具有有源器件，如通過導電線路（諸如金屬線和多晶硅線）連接的晶體管、電阻器和電容器，以形成電路。通過包括使用光刻膠、光刻掩模（掩模）、專用光源和各種蝕刻劑的光刻工藝形成1C中的有源器件。越來越密集的1C在速度、功能和成本方面具有多種益處，但是會導致越來越困難的設計和制造問題。
【發明內容】
[0003]為解決現有技術中存在的問題，根據本發明的一個方面，提供了一種用于集成電路的布局設計的方法，包括：
[0004]將第一掩模圖案的所有導電線路沿第一方向布置，其中，第一掩模圖案的導電線路位于第一導電層中；以及
[0005]將第二掩模圖案的所有導電線路沿第一方向布置，其中，第二掩模圖案的導電線路位于第一導電層中，并且第二掩模圖案沿不同于第一方向的第二方向偏離第一掩模圖案。
[0006]根據本發明的一個實施例，該方法還包括：
[0007]將第三掩模圖案的所有導電線路沿第三方向布置，其中，第三掩模圖案的導電線路位于第二導電層中，并且第三方向不同于第一方向。
[0008]根據本發明的一個實施例，布置第一掩模圖案的所有導電線路和布置第二掩模圖案的所有導電線路進一步在單元中形成傳輸柵極。
[0009]根據本發明的一個實施例，該布置進一步形成通過一個或多個導電線路電連接至第一 NM0S器件的第一 PM0S器件、和通過一個或多個導電線路電連接至第二NM0S器件的第二PM0S器件。
[0010]根據本發明的一個實施例，第一方向垂直于第二方向。
[〇〇11]根據本發明的一個實施例，第一方向垂直于第三方向。
[〇〇12]根據本發明的一個實施例，通孔將第一掩模圖案的導電線路中的至少一個導電線路電連接至第三掩模圖案的導電線路中的至少一個導電線路。
[0013]根據本發明的一個實施例，第一掩模圖案的導電線路的數量為偶數，第二掩模圖案的導電線路的數量為偶數，第一掩模圖案的導電線路連接至電源電壓，并且第二掩模圖案的導電線路連接至接地電壓。
[0014]根據本發明的一個實施例，第一掩模圖案的導電線路的數量為奇數，第二掩模圖案的導電線路的數量為偶數，第一掩模圖案的第一導電線路連接至電源電壓，并且第一掩模圖案的第二導電線路連接至接地電壓。
[0015]根據本發明的另一方面，提供了一種集成電路，包括：
[0016]第一組導電線路，沿第一方向位于第一導電層中，在不同于第一方向的方向上不具有第一組導電線路中的導電線路；以及
[0017]第二組導電線路，沿第一方向位于第一導電層中，在不同于第一方向的方向上不具有導電線路，其中，第一導電層僅含有第一組導電線路和第二組導電線路中的導電線路，并且第二組導電線路以小于第一組導電線路的節距的量偏離第一組導電線路。
[0018]根據本發明的一個實施例，還包括：
[0019]第三組導電線路，沿第二方向位于第二導電層中，在不同于第二方向的方向上不具有導電線路，其中，第二方向不同于第一方向。
[0020]根據本發明的一個實施例，通孔將第一組導電線路的至少一個導電線路電連接至第三組導電線路的至少一個導電線路。
[0021 ]根據本發明的一個實施例，第一組導電線路或第二組導電線路中的一個導電線路是金屬并且第三組導電線路中的一個導電線路是金屬或多晶硅中的一種。
[0022]根據本發明的一個實施例，第一組導電線路和第二組導電線路中的導電線路電連接單元中的傳輸柵極，單元具有通過一個或多個導電線路電連接至第一 NM0S器件的第一PM0S器件和電連接至第二NM0S器件的第二PM0S器件。
[0023]根據本發明的一個實施例，第一組導電線路的導電線路的數量為偶數，第二組導電線路的導電線路的數量為偶數，第一組導電線路的導電線路連接至電源電壓，并且第二組導電線路的導電線路連接至接地電壓。
[0024]根據本發明的一個實施例，第一組導電線路的導電線路的數量為奇數，第二組導電線路的導電線路的數量為偶數，第一組導電線路的第一導電線路連接至電源電壓，并且第一組導電線路的第二導電線路連接至接地電壓。
[0025]根據本發明的又一方面，提供了一種電路，包括：
[0026]第一 PM0S晶體管，包括柵極、源極和漏極；
[0027]第二PM0S晶體管，包括柵極、源極和漏極；
[0028]第一 NM0S晶體管，包括柵極、源極和漏極；
[0029]第二NM0S晶體管，包括柵極、源極和漏極；
[0030]第一組導電線路，在第一導電層中沿著第一方向延伸，第一組導電線路可用作第一和第二PM0S晶體管的柵極以及第一和第二NM0S晶體管的柵極；
[0031]第二組導電線路，在第二導電層中沿著第一方向延伸，第二組導電線路與第一和第二PM0S晶體管的源極和漏極以及第一和第二NM0S晶體管的源極和漏極相接觸；以及
[0032]第三組導電線路，在位于第一導電層和第二導電層上方的第三導電層中沿著第二方向延伸，第三組導電線路連同第一導電層中的至少另一個導電線路或第二導電層中的至少另一個導電線路被配置為電連接：
[0033]第一 PM0S晶體管和第一 NM0S晶體管以作為第一傳輸柵極；
[0034]第二PM0S晶體管和第二NM0S晶體管以作為第二傳輸柵極；
[0035]第一 PM0S晶體管和第二NM0S晶體管的柵極在一起；以及
[0036]第二PM0S晶體管和第一 NM0S晶體管的柵極在一起。
[0037]根據本發明的一個實施例，第一導電層中的所述至少另一個導電線路包括電連接下列組合中的一個的導電線路：
[0038](a)通過第三組導電線路的第一導電線路的第一 PM0S晶體管的柵極和通過第三組導電線路的第二導電線路的第二NM0S晶體管的柵極；
[0039](b)通過第三組導電線路的第一導電線路的第二PM0S晶體管的柵極和通過第三組導電線路的第二導電線路的第一 NM0S晶體管的柵極；
[0040](C)通過第三組導電線路的第一導電線路的第一 PM0S晶體管的漏極和通過第三組導電線路的第二導電線路的第一 NM0S晶體管的源極；或
[0041](d)通過第三組導電線路的第一導電線路的第二PM0S晶體管的漏極和通過第三組導電線路的第二導電線路的第二NM0S晶體管的源極。
[0042]根據本發明的一個實施例，第二導電層中的所述至少另一個導電線路包括電連接下列組合中的一個的導電線路：
[0043](a)通過第三組導電線路的第一導電線路的第一 PM0S晶體管的柵極和通過第三組導電線路的第二導電線路的第二NM0S晶體管的柵極；
[0044](b)通過第三組導電線路的第一導電線路的第二PM0S晶體管的柵極和通過第三組導電線路的第二導電線路的第一 NM0S晶體管的柵極；
[0045](c)通過第三組導電線路的第一導電線路的第一 PM0S晶體管的漏極和通過第三組導電線路的第二導電線路的第一 NM0S晶體管的源極；或
[0046](d)通過第三組導電線路的第一導電線路的第二PM0S晶體管的漏極和通過第三組導電線路的第二導電線路的第二NM0S晶體管的源極。
[0047]根據本發明的一個實施例，第三組導電線路包括電連接下列組合中的一個的導電線路：
[0048](a)第一 PM0S晶體管的柵極和第二NM0S晶體管的柵極；
[0049](b)第二PM0S晶體管的柵極和第一 NM0S晶體管的柵極；
[0050](c)第一 PM0S晶體管的漏極和第二NM0S晶體管的漏極；或
[0051 ](d)第二PM0S晶體管的漏極和第一 NM0S晶體管的漏極。
【附圖說明】
[0052]當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發明的各方面。應該注意的是，根據工業中的標準實踐，沒有按比例繪制各種部件。實際上，為了清楚地討論，各種部件的數量和尺寸可以被任意增加或減少。
[0053]圖1A是根據一些實施例的在用于集成電路的布局設計中具有水平導電線路定向的雙圖案化單元的示意圖。
[0054]圖1B是根據一些實施例的在用于集成電路的布局設計中具有垂直導電線路定向的雙圖案化單元的示意圖。
[0055]圖2A是根據一些實施例的在用于集成電路的布局設計中具有水平導電線路定向的單圖案化單元的示意圖。
[0056]圖2B是根據一些實施例的在用于集成電路的布局設計中具有垂直導電線路定向的單圖案化單元的示意圖。
[0057]圖3A是根據一些實施例的用于集成電路的布局設計中的雙圖案化單元的示意圖。
[0058]圖3B是根據一些實施例的用于集成電路的布局設計中的雙圖案化單元的示意圖。
[0059]圖4是根據一些實施例的與用于集成電路的布局設計相對應的傳輸柵極的電路圖。
[0060]圖5是根據一些實施例的具有用于集成電路的傳輸柵極單元的布局設計的示意圖。
[0061]圖6是根據一些實施例的具有用于集成電路的傳輸柵極單元的布局設計的示意圖。
[0062]圖7是根據一些實施例的具有用于集成電路的傳輸柵極單元的布局設計的示意圖。
[0063]圖8是是根據一些實施例的具有用于集成電路的傳輸柵極單元的布局設計的示意圖。
[0064]圖9是根據一些實施例的具有用于集成電路的傳輸柵極單元的布局設計的示意圖。
[0065]圖10是根據一些實施例的具有用于集成電路的傳輸柵極單元的布局設計的示意圖。
[0066]圖11是根據一些實施例的具有用于集成電路的傳輸柵極單元的布局設計的示意圖。
[0067]圖12是根據一些實施例的具