033]參照圖2，使STI區22凹進，使得半導體帶24的頂部高于STI區22的頂面以形成半導體鰭24’。可以以干蝕刻工藝實施該蝕刻，其中，將HF和順3用作蝕刻氣體。在可選實施例中，蝕刻氣體包括NF3和NH3。在蝕刻工藝期間，可以生成等離子體。可選地，在蝕刻工藝中，接通(turnon)等離子體。在示例性蝕刻工藝中，蝕刻氣體的壓力介于約100毫托和約200毫托的范圍內。HF的流速可以介于約50sccm和約150sccm的范圍內。NH3的流速可以介于約50sccm和約150sccm的范圍內。也可以包括IS氣，其流速介于約20sccm和約10sccm的范圍內。在可選實施例中，使用濕蝕刻實施STI區22凹進。例如，蝕刻劑可以包括稀釋的HF。
[0034]參照圖3，在半導體鰭24’的頂面和側壁上形成柵疊層29。柵疊層29包括柵極電介質27和位于柵極電介質27上方的柵電極26。例如,可以使用多晶娃形成柵電極26,但是也可以使用諸如金屬硅化物、金屬氮化物等的其他材料。柵疊層29也可以包括位于柵電極26上方的硬掩模層(未不出)，其中，例如,硬掩模層可以包括氧化娃。柵疊層29可以橫跨在單個或多個半導體鰭24’和/或STI區22上方。柵疊層29的縱向也可以基本垂直于半導體鰭24’的縱向。在一些實施例中，柵疊層29形成生成的FinFET的柵疊層。在可選實施例中，柵疊層29是偽柵疊層，并且在隨后的步驟中被替換柵極替換。
[0035]接下來，在柵疊層29的側壁上形成柵極間隔件28。在一些實施例中，柵極間隔件28包括碳氮化硅(SiCN)、氮化硅等，并且可以具有單層結構或多層結構。
[0036]然后實施蝕刻步驟(此后稱作對源極/漏極凹進)以蝕刻半導體鰭24’的未被柵疊層29和柵極間隔件28覆蓋的部分，產生圖4A中示出的結構。凹進可以是各向異性的，因此，保護且未蝕刻半導體鰭24的直接位于柵疊層29和柵極間隔件28下面的部分。凹進的半導體帶24的頂面24A低于STI區22的頂面22A。因此，在STI區22之間形成凹槽31。凹槽31位于柵疊層29的相對兩側。
[0037]圖4B示出了根據本公開的可選實施例的結構，其中，實施源極/漏極凹進直到凹槽31延伸到低于STI區22的底面的水平面。當凹槽31到達STI區22的底面時，因為沒有STI區22的側壁防止橫向擴展，所以進一步凹進會導致凹槽31橫向擴展。因此，凹槽31具有如圖4B所示的輪廓。
[0038]接下來，如圖5所示，通過在凹槽31中選擇性地生長半導體材料來形成外延區30。在一些示例性實施例中，外延區30包括硅鍺或硅。根據生成的FinFET是p型FinFET還是η型FinFET,隨著外延的進行可以原位摻雜P型或η型雜質。例如，當生成的FinFET是ρ型FinFET時，可以生長SiGeB。相反，當生成的FinFET是η型FinFET時，可以生長SiP。在可選實施例中，外延區 30 包括諸如 GaAs, InP、GaN, InGaAs, InAlAs, GaSb, AlSb, AlAs, A1P、GaP、它們的組合或它們的多層的II1-V族化合物半導體。在用外延區30填充凹槽31之后，外延區30的進一步外延生長導致外延區30水平擴展，并且可以開始形成刻面(facet)。而且，由于外延區30的橫向生長，STI區22的頂面22A的一部分位于外延區30的一部分的下面且與外延區30的該部分對準。
[0039]在外延步驟之后，外延區30進一步注入有P型或η型雜質以形成也使用參考標號30表示的源極區和漏極區。在可選實施例中，省略注入步驟，這是因為在外延期間由于ρ型或η型雜質的原位摻雜形成了源極區和漏極區。源極區和漏極區30位于柵疊層29的相對側上，并且可以位于STI區22的部分表面22Α的上面且與STI區22的部分表面22Α重疊。外延區30包括形成在STI區22中的下部30A以及形成在STI區22的頂面22A上方的上部30B。下部30A的側壁由凹槽31(圖4)的形狀成形，下部30A可以具有(基本上)豎直的邊緣，該邊緣也可以是垂直于襯底20的主表面(諸如底面20B)的垂直邊緣。例如，下部30A的側壁的傾斜角Θ可以在約80度和約90度的范圍內。
[0040]圖6示出了在形成層間電介質(ILD)36之后的結構的立體圖。在一些實施例中，在形成ILD36之前，在源極區和漏極區30上形成緩沖氧化物層(未示出)和接觸蝕刻停止層(CESL)。在一些實施例中，緩沖氧化物層包括氧化硅，并且CESL可以包括氮化硅、碳氮化硅等。例如，可以使用原子層沉積(ALD)形成緩沖氧化物層和CESL。ILD36可以包括使用例如可流動的化學汽相沉積(FCVD)所形成的可流動的氧化物。ILD36也可以包括磷硅玻璃(PSG)、硼硅玻璃(BSG)、摻硼磷硅玻璃(BPSG)、正硅酸乙酯(TEOS)氧化物等。可以實施化學機械拋光(CMP)以使ILD36、柵疊層29和柵極間隔件28的頂面彼此平齊。
[0041]接下來，用HK和MG替換偽柵極電介質和偽柵電極，然后，接下來去除ILD36的部分36A以形成接觸開口。圖7中示出了一個接觸開口 38。圖7至圖10是通過包含圖6中的線A-A的同一垂直平面所截取的截面圖。
[0042]如圖7所示，外延區30暴露于接觸開口 38。從接觸開口 38去除緩沖層和CESL(如果有的話)以露出外延區30。接觸開口 38位于ILD36中。根據一些實施例，源極/漏極區30可以包括彼此分隔開的多個鏟狀(鉆石狀)外延區。外延區30具有刻面30C和30D。刻面30C是面朝上的刻面，且刻面30D是面朝下的刻面。刻面30C和刻面30D可以位于外延區30的〈111〉平面上。
[0043]接下來，參照圖8，使用蝕刻步驟使通過接觸開口 38露出的STI區22凹進。可以以干蝕刻工藝實施該蝕刻。在一些實施例中，蝕刻氣體包括HF和NH3。在可選實施例中，蝕亥Ij氣體包括NF3和冊3。在蝕刻工藝期間，可以生成等離子體。可選地，在蝕刻工藝中，生成等離子體。在示例性蝕刻工藝中，蝕刻氣體的壓力在約100毫托和約200毫托的范圍內。HF的流速可以在約50sccm和約150sccm的范圍內。NH3的流速可以在約50sccm和約150sccm的范圍內。也可以包括氬氣，其流速在約20SCCm和約lOOsccm的范圍內。
[0044]如圖8所示，在STI凹進之后，STI區的凹進的頂面22B位于水平面41的下方，在水平面41處，源極/漏極區30的部分30B與源極/漏極區30的相應的下面的部分30A連接。因此，露出了外延半導體部分30A的側壁。作為STI凹進的結果，STI區22包括頂面22A和低于頂面22k的頂面22B。
[0045]圖9示出了在源極/漏極區30的露出的表面上形成源極/漏極硅化物區44。源極/漏極硅化物區44的形成包括在開口 38中形成共形金屬層(未示出)，其中，在源極/漏極區30的部分30A和部分30B的露出的表面上沉積共形層。金屬層可以使用諸如原子層沉積(ALD)的共形沉積方法。金屬層可以包括鈦、鎳、鈷等。實施退火。根據一些實施例，例如，使用熱浸泡、尖峰退火、快速退火、激光退火等實施退火以形成金屬硅化物區44。貫穿說明書，術語“金屬硅化物”和“金屬硅化物/鍺化物”用作指代金屬硅化物、金屬鍺化物和金屬硅鍺化物的通用術語。然后去除金屬層的未反應部分。
[0046]在部分30A的側壁上形成源極/漏極硅化物區44，其中，部分30A的側壁位于部分30A的相對側上，并且部分30A的相對側壁彼此基本平行，且基本上是垂直的。在部分30B的表面上進一步形成源極/漏極硅化物區44，部分30B越過相應的下面的部分30A的邊緣橫向擴展。
[0047]圖10示出了用導電材料填充開口 38(圖9)。在填充導體材料之后，實施化學機械拋光(CMP)以去除導電材料的多余部分，并且開口 38中的剩余導電材料形成接觸塞42。在一些實施例中，接觸塞42包括鎢。在可選實施例中，接觸塞42包括諸如鋁、銅、氮化鈦、氮化鉭等的其他金屬或金屬合金。例如，可以使用ALD用包括鎢的導電材料實施開口 38填充。例如，前體可以包括WF6。接觸塞42從ILD36的頂面延伸至與STI區22的頂面22B接觸。
[0048]應該理解，盡管圖10中的源極/漏極部分30B具有鉆石狀，但是由于形成工藝和隨后的退火工藝，它們也可以具有其他截面形狀。例如，源極/漏極部分30B的拐角可以比示出的更圓。
[0049]圖1lA示出了在替換柵極的形成中的立體圖。首先，去除如圖6所示的偽柵極電介質27和偽柵電極。然后可以形成柵極介電層和柵電極層以填充由去除的偽柵極所留下的開口，隨后進行CMP以去除柵極介電層和柵電極層的多余部分。剩余的替換柵極包括柵極電介質50和柵電極52。柵極電介質50可以包括例如k值大于約7.0的高k介電材料，并且柵電極52可以包括金屬或金屬合金。柵極電介質50、柵電極52以及源極和漏極區30組合形成FinFET54。
[0050]圖1lB示出了 FinFET54的截面圖，其中，通過圖1lA中的平面交叉線B-B所截取該