晶片封裝體及其制造方法
【技術領域】
[0001]本發明有關于一種晶片封裝體及其制造方法，特別為有關于以晶圓級封裝制程所形成的晶片封裝體。
【背景技術】
[0002]晶片封裝制程是形成電子產品過程中的重要步驟。晶片封裝體除了將晶片保護于其中，使免受外界環境污染外，還提供晶片內部電子元件與外界的電性連接通路。
[0003]制作晶片封裝體的過程包括將在基底上形成與導電墊電性連接的多個導線，以及與導線電性連接的外部導電結構(例如，焊線或焊球)。
[0004]然而，形成于基底上的外部導電結構使得晶片封裝體的整體尺寸增加，而無法進一步縮小晶片封裝體的尺寸。
[0005]因此，有必要尋求一種新穎的晶片封裝體及其制造方法，其能夠解決或改善上述的問題。
【發明內容】
[0006]本發明提供一種晶片封裝體，包括:一半導體基底；一凹口，位于半導體基底內，其中半導體基底具有至少一間隔部，該至少一間隔部突出于凹口的一底部；以及一導線，設置于半導體基底上，且延伸至凹口內。
[0007]本發明另提供一種晶片封裝體，包括:一半導體基底；一凹口，位于半導體基底內且鄰接半導體基底的一側邊并橫跨該側邊，其中凹口的一側壁具有一第一部分及與第一部分鄰接的一第二部分，且從俯視方向來看，第一部分與該側邊之間的一第一距離大于第二部分與該側邊之間的一第二距離；以及一導線，設置于半導體基底上，且延伸至凹口內。
[0008]本發明還提供一種晶片封裝體的制造方法，包括:提供一半導體基底；去除半導體基底的一部分，以在半導體基底內形成一凹口且在半導體基底內形成至少一間隔部，其中間隔部突出于凹口的一底部；以及在半導體基底上形成一導線，導線延伸至凹口內。
[0009]本發明另提供一種晶片封裝體的制造方法，包括:提供一半導體基底；去除半導體基底的一部分，以在半導體基底內形成一第一凹口，其中第一凹口具有一第一部分及與第一部分鄰接的一第二部分，且從俯視方向來看，第一部分的兩相對側壁之間的一第一距離大于第二部分的兩相對側壁之間的一第二距離；以及在半導體基底上形成一導線，導線延伸至第一凹口內。
[0010]在本發明中，晶片封裝體具有位于半導體基底內的凹口，使得導線可延伸至凹口內，因而能夠降低與導線電性連接的導電結構的高度，進而有效降低晶片封裝體的整體尺寸。再者，由于凹口橫跨半導體基底的側邊而延伸至半導體基底的角落，因此可減少應力而避免半導體基底破裂，且有效縮短導線的導電路徑，進而增加輸出信號的布局彈性。再者，由于半導體基底具有間隔部突出于凹口的底部且位于兩導線之間，因此可避免導線發生短路的問題，進而提升晶片封裝體的可靠度。
【附圖說明】
[0011]圖1A至IF是繪示出根據本發明一實施例的晶片封裝體的制造方法的剖面示意圖。
[0012]圖2至4是繪示出本發明各種實施例的晶片封裝體于切割制程前的平面示意圖。
[0013]圖5是繪示出本發明一實施例的晶片封裝體的局部立體示意圖。
[0014]圖6及7是繪示出本發明各種實施例的晶片封裝體的平面示意圖。
[0015]圖8及9是繪示出本發明其他各種實施例的晶片封裝體于切割制程前的平面示意圖。
[0016]圖10至14是繪示出根據本發明其他各種實施例的晶片封裝體的平面示意圖。
[0017]其中，附圖中符號的簡單說明如下:
[0018]100半導體基底;100a第一表面;100b第二表面;101、102、103側邊；110晶片區；115裝置區；120切割道區；130介電層；140開口 ；150導電墊；160鈍化護層；180間隔部；200,220 凹 P ;200a、200b、200c、200d、200e、200f、200g、200h、220a、220b、220c 側壁部分；210底部；290導電材料層;300、310、320導線;400、400，間隔部；P1、P2、P3間距;SC預定切割道。
【具體實施方式】
[0019]以下將詳細說明本發明實施例的制作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論的特定實施例僅為制造與使用本發明的特定方式，非用以限制本發明的范圍。此外，在不同實施例中可能使用重復的標號或標示。這些重復僅為了簡單清楚地敘述本發明，不代表所討論的不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位于一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。
[0020]本發明一實施例的晶片封裝體可用以封裝微機電系統晶片。然其應用不限于此，例如在本發明的晶片封裝體的實施例中，其可應用于各種包含有源元件或無源元件(active or passive elements)、數字電路或模擬電路(digital or analog circuits)等集成電路的電子元件(electronic components)，例如是有關于光電元件(optoelectronic devices)、微機電系統(Micro Electro Mechanical System ;MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package ；WSP)制程對影像感測元件、發光二極管(light-emitting d1des ;LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(microactuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(processsensors)或噴墨頭(ink printer heads)等半導體晶片進行封裝。
[0021]其中上述晶圓級封裝制程主要是指在晶圓階段完成封裝步驟后，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離的半導體晶片重新分布在一承載晶圓上，再進行封裝制程，亦可稱之為晶圓級封裝制程。另外，上述晶圓級封裝制程亦適用于通過堆疊(stack)方式安排具有集成電路的多片晶圓，以形成多層集成電路(mult1-layerintegrated circuit devices)的晶片封裝體。
[0022]請參照圖1F及2至3，圖1F繪示出根據本發明一實施例的晶片封裝體的剖面示意圖，且圖2至3繪示出根據本發明各種實施例的晶片封裝體于切割制程前的平面示意圖。為了清楚顯示相對位置關系，圖2至3中并未繪示出圖1F中的介電層130及鈍化護(passivat1n)層 160。
[0023]在本實施例中，晶片封裝體包括具有一基底的晶片/晶粒。基底包括一半導體基底100、一介電層130及多個導電墊150，且包括一裝置區115，裝置區115內可包括電子元件或感測元件(未繪示)。在一實施例中，裝置區115內可包括影像感測元件。在另一實施例中，裝置區115可用以感測生物特征。舉例來說，裝置區115內可包括指紋辨識感測元件。在其他實施例中，裝置區115可用以感測環境特征，例如裝置區115內可包括一溫度感測元件、一濕度感測元件、一壓力感測元件或其他適合的感測元件。
[0024]在本實施例中，半導體基底100具有一第一表面10a及與其相對的一第二表面100b，且半導體基底100可包括硅。在本實施例中，介電層130設置于半導體基底100的第一表面10a上。一般而言，介電層130可由層間介電層(interlayer dielectric，ILD)、金屬間介電層(inter-metal dielectric，IMD)及覆蓋的鈍化護層組成。為簡化圖式，此處僅繪示出單層介電層130。在本實施例中，介電層130可包括氧化物、氮化物或其他適合的介電材料。
[0025]導電墊150設置于第一表面10a上的介電層130內，其可鄰近于介電層130的上表面，且介電層130具有露出導電墊150的開口(例如，導電墊150設置于介電層130內的金屬間介電層上，而覆蓋的鈍化護層具有露出導電墊150的開口)。導電墊150可為單層導電層或具有多層的導電層結構，且通過介電層130內的內連線結構(未繪示)而與裝置區115內的電子元件或感測元件電性連接。
[0026]一凹口 200位于半導體基底100內且鄰接于晶片封裝體的半導體基底100的一側邊，并自第一表面10a朝第二表面10b延伸。在本實施例中，凹口 200的側壁可垂直或傾斜于半導體基底100的第一表面100a，且凹口 200的底部可平行或非平行于半導體基底100的第一表面100a。在一實施例中，凹口 200的側壁及底部210可能凹凸不平而呈現鋸齒狀輪廓。在其他實施例中，半導體基底100內可具有由多個連續凹口所構成的多階凹口(未繪示)。
[0027]在圖2的實施例中，每一晶片封裝體內具有兩個凹口 200，其位于晶片封裝體/半導體基底100的相對兩側而鄰接半導體基底100的不同側邊，且對于半導體基底100的中心(例如，裝置區115)而言對稱地排列。在圖3的實施例中，每一晶片封裝體內具有兩個凹口 200，其位于晶片封裝體/半導體基底100的相對兩側而鄰接半導體基底100的不同側邊，且對于半導體基底100的中心(例如，裝置區115)而言錯位且非對稱地排列。另外，每一晶片封裝體內也可僅具有單一凹口 200，如圖4所示。再者，位于相對兩側的凹口 200可選擇性具有相同或不同的形狀及/或尺寸。另外，可以理解的是，圖式中凹口 200的數量及外型僅作為范例說明，并不限定于此，其實際數量及外型取決于設計需求。
[0028]在本實施例中，晶片封裝體還包括一鈍化護層160，設置于基底的介電層130上，且延伸至介電層130的開口內而覆蓋導電墊150的一部分。鈍化護層160還進一步延伸至凹口 200的側壁及底部210上。在本實施例中，鈍化護層160可包括環氧樹脂、無機材料(例如，氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合)、有機高分子材料(例如，聚酰亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的介電材料。
[0029]多個導線300設置于鈍化護層160上，且延伸至從鈍化護層160露出的導電墊150上而與其電性連接。導線300還進一步延伸至凹口 200的側壁及底部210上。在一實施例中，導線300可僅延伸至凹口 200的側壁上。在本實施例中，導線300可包括銅、鋁、金、鉑、鎳、錫、前述的組合或其他適合的導電材料。
[0030]在圖2的實施例中，對于晶片封裝體/半導體基底100的中心(例如，裝置區115)而言，凹口 200內的導線300與位于另一相對側的凹口 200內對應的導線300具有對稱的配置方式。在圖3的實施例中，對于晶片封裝體/半導體基底100的中心(例如，裝置區115)而言，凹口 200內的導線300大致上與位于另一相對側的凹口 200內對應的導線300具有非對稱的配置方式，然而多個導線300中的其中一個可選擇性與位于另一相對側的其中一導線300排列于對稱的位置。
[0031]在本實施例中，不論位于晶片封裝體/半導體基底100相對兩側的凹口 200的形狀、尺寸或排列位置是否相同，延伸至凹口 200內的多個導線300可分別與位于另一相對側的凹口 200內的多個導線300具有對稱的配置方式(亦即，具有相同的形狀、尺寸及排列位置)。另外，不論位于晶片封裝體/半導體基底100相對兩側的凹口 200的形狀、尺寸或排列位置是否相同，延伸至凹口 200內的多個導線300亦可與位于另一相對側的凹口 200內的多個導線300具有不完全對稱的配置方式