成源漏極的步驟、形成金屬硅化物的步驟、進行應力臨近技術(SPT)的步驟、形成ILD和金屬柵極的步驟、形成接觸孔和金屬層的步驟等。這些后續(xù)步驟均可以根據(jù)現(xiàn)有技術中各種技術方案來實現(xiàn),此處不再一一贅述。
[0073]本發(fā)明提供一種半導體器件的制造方法,涉及半導體技術領域。該方法在刻蝕形成Sigma形溝槽之后、形成鍺硅層之前,增加了對偽柵極硬掩膜和臨時側墻的表面進行原位預清洗的步驟,使得在刻蝕形成Sigma形溝槽的過程中在偽柵極硬掩膜和臨時側墻的表面產生的硅殘留物在沉積鍺硅的工藝之前被去除,有效避免了硅殘留物給后續(xù)工藝帶來不良影響,提高了半導體器件的性能和良率。
[0074]參照圖3,其中示出了本發(fā)明提出的半導體器件的制造方法中的一種典型方法的流程圖,用于簡要示出整個制造工藝的流程。
[0075]步驟SlOl:提供形成有PMOS的偽柵極、偽柵極硬掩膜以及偏移側壁的半導體襯底,在所述半導體襯底上形成鍺硅遮蔽層,對所述PMOS的源極區(qū)域和漏極區(qū)域進行刻蝕以在所述半導體襯底上形成碗狀溝槽,其中,所述鍺硅遮蔽層覆蓋所述偏移側壁的部分同時被刻蝕而形成位于所述偏移側壁外側的臨時側墻;
[0076]步驟S102:進行濕法刻蝕以在所述碗狀溝槽的基礎上形成Sigma形溝槽;
[0077]步驟S103:對所述Sigma形溝槽進行預清洗以去除其表面的氧化物;
[0078]步驟S104:對所述偽柵極硬掩膜和所述臨時側墻的表面進行原位預清洗;
[0079]步驟S105:在所述Sigma形溝槽內沉積鍺硅以形成嵌入式鍺硅層。
[0080]示意性實施例2
[0081]下面,參照圖4A-圖4C和圖5來描述本發(fā)明提出的半導體器件的制造方法一個示例性方法的詳細步驟。該方法為應用高k金屬柵極技術的半導體器件的制造方法,用于提高器件性能和良率。
[0082]參照圖4A-圖4C,其中示出了本發(fā)明提出的半導體器件的制造方法的關鍵步驟形成的圖形的示意性剖面圖。
[0083]步驟Al:提供形成有PMOS的偽柵極4001、偽柵極硬掩膜4002和偏移側壁的半導體襯底400,在半導體襯底400上形成鍺硅遮蔽層,以所述鍺硅遮蔽層為掩膜對所述PMOS的源極和漏極區(qū)域進行刻蝕以在半導體襯底400上形成碗狀溝槽。
[0084]其中,所述刻蝕一般為干法刻蝕。在干法刻蝕過程中,鍺硅遮蔽層位于PMOS區(qū)的部分會被刻蝕掉一部分,在PMOS的偽柵極6001的兩側形成了臨時側墻401。
[0085]其中,在本發(fā)明實施例中,形成鍺硅遮蔽層的步驟之前,還可以包括進行輕摻雜(LDD)處理的步驟,以防止短溝道效應。
[0086]作為示例,在本實施例中,所述半導體襯底選用單晶硅材料構成。在所述半導體襯底中形成有淺溝槽隔離。所述半導體襯底400中還形成有各種阱(well)結構,為了簡化,圖示中予以省略。上述形成阱(well)結構、隔離結構、柵極結構的工藝步驟已經為本領域技術人員所熟習,在此不再詳細加以描述。當然,本發(fā)明實施例的半導體器件也可以僅包括PMOS器件而不包括NMOS器件,在此并不進行限定。
[0087]步驟A2:進行濕法刻蝕以在碗狀溝槽的基礎上形成Sigma形溝槽402,如圖4A所示
[0088]與現(xiàn)有技術相同,在進行濕法刻蝕以形成Sigma型的溝槽的過程中,如同其他雙向反應一樣也會發(fā)生反向反應,導致從副產物反應生成的硅(Si)在偽柵極硬掩膜4002或臨時側墻401的表面重新生成,這些重新生成的硅中的一部分在濕法刻蝕結束時仍然存在,形成硅殘留物403,如圖4A所示。
[0089]其中,進行濕法刻蝕所采用的刻蝕液可以為有機堿或無機堿。示例性地,無機堿可以為KOH、NaOH, NH4OH等;有機堿可以為TMAH或EDP等。
[0090]在本發(fā)明的一具體實施例中,所述濕法刻蝕采用TMAH (四甲基氫氧化銨,Tetramethyl Ammonium Hydroxide)。TMAH濕法刻蝕的主要特點有:TMAH溶液中不含金屬離子,與CMOS工藝兼容;具有與KOH相近的腐蝕速率和選擇比,腐蝕效果好;不腐蝕3102和Si3N4,可選用S12和Si3N4作為硬掩膜;無毒無污染,操作方便。
[0091]步驟A3:采用氯化氫氣體處理所述偽柵極硬掩膜4002和所述臨時側墻401的表面,以除去硅殘留物403。采用氯化氫氣體去除掉由TMAH濕法工藝產生的微粒(硅殘留物403),如圖4B所示。
[0092]步驟A4:在Sigma形溝槽402內沉積鍺娃以形成嵌入式鍺娃層(簡稱鍺娃層)404,如圖4C所示。
[0093]由于硅殘留物403在經過氯化氫氣體去除之后,在偽柵極硬掩膜4002和臨時側墻401的表面不存在作為成核的種子,因此在鍺硅沉積的過程中將不會造成鍺硅的不正常沉積,提高了半導體器件的性能和良率。
[0094]示例性地,進行選擇性外延硅工藝,選擇性外延硅工藝的反應條件為500°C至800°C,反應的壓強為ITorrr至10Torrr。選擇性外延硅工藝采用的氣體包括SiH4 (或者DCS, SiH2Cl2)'HCl、B2H6、H2 等,其中,SiH4 (或者 DCS,SiH2Cl2)、HCUB2H6 的氣體流量范圍為Isccm至100sccm, H2的氣體流量范圍為0.1slm至50slm。
[0095]步驟A5:在位于PMOS的偽柵極4001側壁的臨時側墻401的兩側的所述鍺硅層404上外延生長硅覆蓋層405。
[0096]示例性地,述選擇性外延生長可以采用低壓化學氣相沉積(LPCVD)、超低壓化學氣相沉積(VLPCVD)、等離子體增強化學氣相沉積(PECVD)、超高真空化學氣相沉積(UHVCVD)、快速熱化學氣相沉積(RTCVD)、常壓化學氣相沉積(APCVD)和分子束外延(MBE)中的一種。所述選擇性外延生長例如可以在UHV/CVD工藝反應腔中進行,并且工藝溫度大約在550?880攝氏度的范圍內。
[0097]所述外延生長的反應氣體為SiH4或SiH2Cl2的混合氣體、HCl、B2H6以及H2的混合氣體,其中所述SiH4和SiH2Cl2、B2H6, HCl的氣體流量為lsccm-lOOOsccm,其中H2作為反應載氣,H2的氣體流量為0.lslm-50slm。
[0098]作為優(yōu)選,在該步驟中所述外延生長硅工藝的外延溫度為500-800°C,外延壓力為1-1OOTorr0
[0099]本發(fā)明的方法可以在半導體器件結構的PMOS區(qū)域或NMOS區(qū)域上實施,或在PMOS區(qū)域和NMOS區(qū)域上同時實施,本發(fā)明不對其進行限制,依據(jù)實際的工藝需求進行設定。采用本發(fā)明的方法可以去除NMOS區(qū)域中殘留的微粒以在溝槽中外延生長碳化硅層。
[0100]參照圖5,其中示出了本發(fā)明提出的半導體器件的制造方法中的一種典型方法的流程圖,用于簡要示出整個制造工藝的流程。
[0101]步驟SlOl:提供形成有PMOS的偽柵極、偽柵極硬掩膜以及偏移側壁的半導體襯底,對所述PMOS的源極區(qū)域和漏極區(qū)域進行刻蝕以在所述半導體襯底上形成碗狀溝槽,其中,所述鍺硅遮蔽層覆蓋所述偏移側壁的部分同時被刻蝕而形成位于所述偏移側壁外側的臨時側墻。
[0102]步驟S102:進行濕法刻蝕以在所述碗狀溝槽的基礎上形成Sigma形溝槽;
[0103]步驟S103:采用氯化氫氣體處理所述偽柵極硬掩膜和所述臨時側墻的表面;
[0104]步驟S104:在所述Sigma形溝槽內沉積鍺硅以形成嵌入式鍺硅層。
[0105]示意性實施例3
[0106]下面,參照圖6A-圖6D和圖7來描述本發(fā)明提出的半導體器件的制造方法一個示例性方法的詳細步驟。該方法為應用高k金屬柵極技術的半導體器件的制造方法,用于提高器件性能和良率。
[0107]參照圖6A-圖6D,其中示出了本發(fā)明提出的半導體器件的制造方法的關鍵步驟形成的圖形的示意性剖面圖。
[0108]步驟Al:提供形成有PMOS的偽柵極6001、偽柵極硬掩膜6002和偏移側壁的半導體襯底600,在半導體襯底600上形成鍺硅遮蔽層,以所述鍺硅遮蔽層為掩膜對所述PMOS的源極和漏極區(qū)域進行刻蝕以在半導體襯底600上形成碗狀溝槽。
[0109]其中,所述刻蝕一般為干法刻蝕。在干法刻蝕過程中,鍺硅遮蔽層位于PMOS區(qū)的部分會被刻蝕掉一部分,在PMOS的偽柵極6001的兩側形成了臨時側墻601。
[0110]其中,在本發(fā)明實施例中,形成鍺硅遮蔽層的步驟之前,還可以包括進行輕摻雜(LDD)處理的步驟,以防止短溝道效應。
[0111]作為示例,在本實施例中,所述半導體襯底選用單晶硅材料構成。在所述半導體襯底中形成有淺溝槽隔離。所述半導體襯底600中還形成有各種阱(well)結構,為了簡化,圖示中予以省略。上述形成阱(well)結構、隔離結構、柵極結構的工藝步驟已經為本領域技術人員所熟習,在此不再詳細加以描述。當然,本發(fā)明實施例的半導體器件也可以僅包括PMOS器件而不包括NMOS器件,在此并不進行限定。
[0112]步驟A2:進行濕法刻蝕以在碗狀溝槽的基礎上形成Si