其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或層時，則不存在居間的元件或層。應當明白，盡管可使用術語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應當被這些術語限制。這些術語僅僅用來區(qū)分一個元件、部件、區(qū)、層或部分與另一個元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。
[0042]空間關系術語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關系。應當明白，除了圖中所示的取向以外，空間關系術語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向為在其它元件或特征“上”。因此，示例性術語“在...下面”和“在...下”可包括上和下兩個取向。器件可以另外地取向(旋轉90度或其它取向)并且在此使用的空間描述語相應地被解釋。
[0043]在此使用的術語的目的僅在于描述具體實施例并且不作為本發(fā)明的限制。在此使用時，單數(shù)形式的“一”、“一個”和“所述/該”也意圖包括復數(shù)形式，除非上下文清楚指出另外的方式。還應明白術語“組成”和/或“包括”，當在該說明書中使用時，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語“和/或”包括相關所列項目的任何及所有組合。
[0044]這里參考作為本發(fā)明的理想實施例(和中間結構)的示意圖的橫截面圖來描述發(fā)明的實施例。這樣，可以預期由于例如制造技術和/或容差導致的從所示形狀的變化。因此，本發(fā)明的實施例不應當局限于在此所示的區(qū)的特定形狀，而是包括由于例如制造導致的形狀偏差。例如，顯示為矩形的注入?yún)^(qū)在其邊緣通常具有圓的或彎曲特征和/或注入濃度梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元改變。同樣，通過注入形成的埋藏區(qū)可導致該埋藏區(qū)和注入進行時所經(jīng)過的表面之間的區(qū)中的一些注入。因此，圖中顯示的區(qū)實質上是示意性的，它們的形狀并不意圖顯示器件的區(qū)的實際形狀且并不意圖限定本發(fā)明的范圍。
[0045]為了徹底理解本發(fā)明，將在下列的描述中提出詳細的步驟以及詳細的結構，以便闡釋本發(fā)明的技術方案。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。
[0046]示意性實施例1
[0047]下面，參照圖2A-圖2E和圖3來描述本發(fā)明提出的半導體器件的制造方法一個示例性方法的詳細步驟。該方法為應用高k金屬柵極技術的半導體器件的制造方法，用于提高器件性能和良率。
[0048]參照圖2A-圖2E，其中示出了本發(fā)明提出的半導體器件的制造方法的關鍵步驟形成的圖形的示意性剖面圖。
[0049]步驟Al:提供形成有PMOS的偽柵極2001、偽柵極硬掩膜2002和偏移側壁2003的半導體襯底200，在半導體襯底200上形成鍺硅遮蔽層201，以所述鍺硅遮蔽層201為掩膜對所述PMOS的源極和漏極區(qū)域進行刻蝕以在半導體襯底200上形成碗狀溝槽203，如圖2A所示。
[0050]其中，鍺硅遮蔽層201可以為單層結構，比如可以為氮化硅(SiN)薄膜，也可以為多層結構，比如可以為氮化硅薄膜和氧化物薄膜組成的復合膜。
[0051]其中，所述刻蝕一般為干法刻蝕。在干法刻蝕過程中，鍺硅遮蔽層201位于PMOS區(qū)的部分會被刻蝕掉一部分，在PMOS的偽柵極1001的兩側形成了臨時側墻102，如圖2A所
/Jn ο
[0052]其中，在本發(fā)明實施例中，形成鍺硅遮蔽層201的步驟之前，還可以包括進行輕摻雜(LDD)處理的步驟，以防止短溝道效應。
[0053]作為示例，在本實施例中，所述半導體襯底選用單晶硅材料構成。在所述半導體襯底中形成有淺溝槽隔離2004(如圖2A所示)，所述淺溝槽隔離2004將半導體襯底分為NMOS部分和PMOS部分。所述半導體襯底200中還形成有各種阱(well)結構，為了簡化，圖示中予以省略。上述形成阱(well)結構、隔離結構、柵極結構的工藝步驟已經(jīng)為本領域技術人員所熟習，在此不再詳細加以描述。當然，本發(fā)明實施例的半導體器件也可以僅包括PMOS器件而不包括NMOS器件，在此并不進行限定。
[0054]步驟A2:進行濕法刻蝕以在碗狀溝槽203的基礎上形成Sigma形溝槽204，如圖2B所示。
[0055]與現(xiàn)有技術相同，在進行濕法刻蝕以形成Sigma型的溝槽的過程中，如同其他雙向反應一樣也會發(fā)生反向反應，導致從副產(chǎn)物反應生成的硅(Si)在偽柵極硬掩膜2002或臨時側墻202的表面重新生成，這些重新生成的硅中的一部分在濕法刻蝕結束時仍然存在，形成硅殘留物205，如圖2B所示。
[0056]其中，進行濕法刻蝕所采用的刻蝕液可以為有機堿或無機堿。示例性地，無機堿可以為KOH、NaOH, NH4OH等；有機堿可以為TMAH或EDP等。
[0057]步驟A3:對Sigma形溝槽204進行預清洗以去除溝槽204表面的氧化物，如圖2C所示。
[0058]示例性地，該預清洗(pre-clean)采用的清洗液為氫氟酸(HF)。
[0059]為了表示簡要，圖2B至2C并未示出溝槽204表面的氧化物。經(jīng)過預清洗，溝槽204表面的氧化物被去除，然而，傳統(tǒng)的預清洗步驟不能去除掉位于偽柵極硬掩膜2002或臨時側墻202的表面硅殘留物205。
[0060]步驟A4:對所述偽柵極硬掩膜2002和所述臨時側墻202的表面進行原位預清洗(pre-clean)o
[0061]示例性地,所述預清洗(pre-clean)為進行原位(in situ)HCl預清洗。經(jīng)過原位HCl預清洗，在偽柵極硬掩膜2002和臨時側墻202的表面的硅殘留物205被去除掉，如圖2D所示。
[0062]示例性地，在沉積鍺硅層之前采用原位預清洗去除偽柵極硬掩膜2002和臨時側墻202的表面的硅殘留物205，所述原位預清洗工藝采用的氣體可以為氯化氫、溴化氫等適合的氣體，本領域的技術人員可以根據(jù)實際工藝的需要選擇適合的原位清洗的氣體。
[0063]示例性地，原位預清洗工藝可以和沉積鍺硅層工藝在同一個反應腔室內(nèi)進行，這樣避免了真空破壞(vacuum broken)的發(fā)生，進一步地,沒有破壞原位預清洗步驟和沉積鍺硅層步驟的真空反應條件。具體的，執(zhí)行完原位預清洗步驟之后可以直接進行沉積鍺硅層步驟。
[0064]示例性地，在沉積鍺硅層之前增加去除偽柵極硬掩膜2002和臨時側墻202的表面的硅殘留物205的工藝，該工藝可以采用單獨的反應工具實施。具體的，可以采用不同于步驟A3的清洗工具或者不同于沉積鍺硅層的反應工具。
[0065]示例性地,采用原位HCl軟干法刻蝕(soft dry etch)進行所述HCl預清洗。軟刻蝕主要是通過化學反應偽柵極硬掩膜2002和臨時側墻202的表面的硅殘留物205，具體機理為:對于偽柵極硬掩膜2002和臨時側墻202的表面，在進行HCl干法軟刻蝕時，硅殘留物205與反應氣體發(fā)生反應，以去除硅殘留物205，偽柵極硬掩膜2002和臨時側墻202的表面進而得到改善。
[0066]作為一個具體實施例，進行軟刻蝕的工藝為:在壓強為50至10Pa下，功率為200至600W,氯化氫流量為10sccm至190sccm,刻蝕時間控制在1s至20s。
[0067]硅殘留物205在經(jīng)過原位預清洗(例如:軟干法刻蝕)之后，在偽柵極硬掩膜2002和臨時側墻202的表面不存在作為成核的種子，因此在鍺硅沉積的過程中將不會造成鍺硅的非正常沉積。因此，提高了半導體器件的性能和良率。
[0068]步驟A5:在Sigma形溝槽204內(nèi)沉積鍺娃以形成嵌入式鍺娃層(簡稱鍺娃層)206,如圖2E所示。
[0069]由于硅殘留物205在經(jīng)過原位預清洗(例如:軟干法刻蝕)之后，在偽柵極硬掩膜2002和臨時側墻202的表面不存在作為成核的種子，因此在鍺硅沉積的過程中將不會造成鍺硅的不正常沉積，提高了半導體器件的性能和良率。
[0070]與現(xiàn)有技術明顯不同的是，本實施例的方法不會造成鍺硅在偽柵極硬掩膜2002或臨時側墻202上的非正常沉積，如圖2E所示。
[0071]由于不存在非正常沉積的鍺硅，因此現(xiàn)有技術中的非正常沉積的鍺硅可能對后續(xù)的通過離子注入形成源/漏極的步驟、形成硅化鎳(NiSi)的步驟、對層間介電層(ILD)進行CMP的步驟、偽柵極去除的步驟以及接觸孔刻蝕的步驟等造成影響的問題，在本實施例的半導體器件的制造方法中將不復存在，因此，提高了半導體器件的性能和良率。
[0072]在步驟A5之后，本實施例的半導體器件的制造方法還可以包括如下步驟，例如:去除鍺硅遮蔽層的步驟、形成側墻(或稱主側墻)的步驟、形