一種制作半導體器件的方法
【技術領域】
[0001]本發明涉及半導體技術領域，具體而言涉及一種半導體器件的制造方法。
【背景技術】
[0002]在半導體技術領域中，對于先進的半導體技術，應力工程成為器件性能提升的最重要的因素之一。對于PM0S，鍺硅(SiGe)技術可以通過給溝道施加壓應力來提高載流子遷移率。在鍺硅技術中，一般可以采用Sigma (Σ)和U形的溝槽形成相應形狀的鍺硅層結構，而Sigma形的鍺硅層通常可以獲得更強的壓應力。例如，在PMOS的源漏區中形成選擇外延鍺硅層和硅覆蓋層。
[0003]在現有技術中，Sigma形的溝槽通常采用先干法刻蝕再濕法刻蝕的方法形成，例如，先采用干法刻蝕工藝形成弓形(bowing shape)或者碗狀(bowl shape),再采用TMAH工藝形成Sigma形。而采用Sigma形溝槽形成嵌入式鍺娃層(簡稱鍺娃層)的半導體器件的制造方法，一般包括如下步驟:
[0004]步驟El:提供形成有PMOS的偽柵極1001、偽柵極硬掩膜1002和偏移側壁1003的半導體襯底100，在半導體襯底100上形成圖形化的鍺硅遮蔽層101，以所述鍺硅遮蔽層101為掩膜對所述PMOS的源極和漏極區域進行刻蝕在半導體襯底100上形成碗狀溝槽103，如圖1A所示。
[0005]在干法刻蝕過程中，鍺硅遮蔽層101位于PMOS區的部分會被刻蝕掉一部分，在PMOS的偽柵極1001的兩側形成了臨時側墻102，如圖1A所示。
[0006]步驟E2:進行濕法刻蝕以在碗狀溝槽103的基礎上形成Sigma形溝槽104，如圖1B所示。
[0007]在進行濕法刻蝕以形成Sigma型的溝槽的過程中，如同其他雙向反應一樣也會發生反向反應，導致從副產物反應生成的硅(Si)在偽柵極硬掩膜1002或臨時側墻102的表面重新生成，這些重新生成的硅中的一部分在濕法刻蝕結束時仍然存在，形成硅殘留物105，如圖1B所示。而這些在偽柵極硬掩膜1002或臨時側墻102上的硅殘留105在后續的生成鍺硅的工藝中，將會作為成核的種子，造成鍺硅在偽柵極硬掩膜1002或臨時側墻102上的沉積，即形成鍺硅的非正常沉積。這些非正常沉積的鍺硅將影響后續的通過離子注入形成源/漏極的步驟、形成硅化鎳(NiSi)的步驟、對層間介電層CMP的步驟、偽柵極去除的步驟以及接觸孔刻蝕的步驟，進而影響半導體器件的良率。
[0008]步驟E3:利用氫氟酸(HF)對Sigma形溝槽104進行預清洗以去除溝槽104表面的氧化物，如圖1C所示。
[0009]其中，氧化物主要指Sigma形溝槽表面的氧化硅。經過預清洗，偽柵極硬掩膜1002或臨時側墻102上的硅殘留105仍然存在，如圖1C所示。
[0010]步驟E4:在Sigma形溝槽104內沉積鍺娃以形成嵌入式鍺娃層(簡稱鍺娃層)106,如圖1D所示。
[0011]其中，形成嵌入式鍺硅層106的方法為外延生長工藝。所述外延生長工藝為低壓化學氣相沉積、等離子體增強化學氣相沉積、超高真空化學氣相沉積、快速熱化學氣相沉積和分子束外延中的一種。
[0012]在沉積鍺硅形成鍺硅層106的過程中，偽柵極硬掩膜1002或臨時側墻102上的硅殘留105將會作為成核的種子，造成鍺硅在偽柵極硬掩膜1002或臨時側墻102上的沉積，形成非正常沉積的鍺硅1061，如圖1D所示。這些非正常沉積的鍺硅1061將影響后續的通過離子注入形成源/漏極的步驟、形成硅化鎳(NiSi)的步驟、對層間介電層(ILD)進行CMP的步驟、偽柵極去除的步驟以及接觸孔刻蝕的步驟，進而影響半導體器件的良率。
[0013]在步驟E4之后，現有技術中的半導體器件的制造方法，一般還包括:去除鍺硅遮蔽層的步驟、形成側墻(或稱主側墻)的步驟、形成源漏極的步驟、形成金屬硅化物的步驟、進行應力臨近技術(SPT)的步驟、形成ILD和金屬柵極的步驟、形成接觸孔和金屬層的步驟等。關于這些后續步驟均可以根據各種現有技術來實現，此處不再贅述。
[0014]由此可見，在現有的半導體器件的制造方法中，由于在對碗狀溝槽進行濕法刻蝕形成Sigma形溝槽的過程中會在偽柵極硬掩膜1002或臨時側墻102的表面形成硅殘留物105，因此導致在鍺硅沉積工藝中形成非正常沉積的鍺硅1061，將嚴重影響制得的半導體器件的性能和良率。因此，為解決以上問題，有必要提出一種新的半導體器件的制造方法。
【發明內容】
[0015]針對現有技術的不足，為解決在鍺硅工藝的形成Sigma形溝槽的過程中的Si殘留物問題，一種半導體器件的制造方法，其特征在于，所述方法包括:步驟SlOl:提供形成有PMOS的偽柵極、偽柵極硬掩膜以及偏移側壁的半導體襯底，在所述半導體襯底上形成鍺硅遮蔽層，對所述PMOS的源極區域和漏極區域進行刻蝕以在所述半導體襯底上形成碗狀溝槽，其中，所述鍺硅遮蔽層覆蓋所述偏移側壁的部分同時被刻蝕而形成位于所述偏移側壁外側的臨時側墻；步驟S102:進行濕法刻蝕以在所述碗狀溝槽的基礎上形成Σ形溝槽；步驟S103:對所述偽柵極硬掩膜和所述臨時側墻進行原位預清洗以去除所述偽柵極硬掩膜和所述臨時側墻表面的硅殘留物；步驟S104:在所述Σ形溝槽內形成鍺硅層。
[0016]優選地，在所述步驟S102與所述步驟S103之間或者在所述步驟S103與所述步驟S104之間，還包括對所述Σ形溝槽進行預清洗以去除其表面的氧化物的步驟。
[0017]優選地，所述原位預清洗所采用的氣體為氯化氫或者溴化氫，采用原位軟干法刻蝕工藝執行所述原位預清洗步驟。
[0018]優選地，執行所述原位預清洗步驟和所述形成鍺硅層的步驟在同一反應腔室內進行。
[0019]優選地,在所述步驟S102中,所述濕法刻蝕所采用的刻蝕液為有機堿或無機堿。
[0020]優選地，所述無機堿為KOH、NaOH或ΝΗ40Η。
[0021 ] 優選地，所述有機堿為TMAH或EDP。
[0022]優選地，對所述Σ形溝槽進行預清洗所采用的清洗液為氫氟酸。
[0023]優選地，在所述步驟S104中，形成嵌入式鍺硅層的方法為外延生長工藝。
[0024]優選地，所述外延生長工藝為低壓化學氣相沉積、等離子體增強化學氣相沉積、超高真空化學氣相沉積、快速熱化學氣相沉積和分子束外延中的一種。
[0025]優選地，還包括在所述Σ形溝槽內形成鍺硅層之后執行選擇性外延硅工藝的步驟。
[0026]優選地，所述選擇性外延硅工藝的外延溫度為500-800°C，壓力為1_100乇。
[0027]優選地，所述選擇性外延硅工藝的反應氣體為SiH4或SiH2Cl2、HCl、B2H6混合氣體，其中所述 SiH4*SiH2Cl2、B2H6、HCl 的氣體流量為 lsccm-lOOOsccm。
[0028]優選地，所述選擇性外延硅工藝選用H2作為反應載氣，所述H2的氣體流量為0.lslm_50slmo
[0029]本發明的半導體器件的制造方法，通過增加對形成Sigma形溝槽的過程中產生的Si殘留物進行原位預清洗的步驟，使得Si殘留物在沉積鍺硅的工藝之前被去除，避免了 Si殘留物給后續工藝帶來的不良影響，提高了半導體器件的性能和良率。
【附圖說明】
[0030]本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。
[0031]附圖中:
[0032]圖1A-圖1D為現有技術中的一種半導體器件的制造方法的相關步驟形成的圖形的示意性剖面圖；
[0033]圖2A-圖2E為本發明示意性實施例1提出的半導體器件的制造方法的關鍵步驟形成的圖形的示意性剖面圖；
[0034]圖3為本發明示意性實施例1提出的一種半導體器件的制造方法的流程圖；
[0035]圖4A-圖4C為本發明示意性實施例2提出的半導體器件的制造方法的關鍵步驟形成的圖形的示意性剖面圖；
[0036]圖5為本發明示意性實施例2提出的一種半導體器件的制造方法的流程圖；
[0037]圖6A-圖6D為本發明示意性實施例3提出的半導體器件的制造方法的關鍵步驟形成的圖形的示意性剖面圖；
[0038]圖7為本發明示意性實施例3提出的一種半導體器件的制造方法的流程圖。
【具體實施方式】
[0039]在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。
[0040]應當理解的是，本發明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發明的范圍完全地傳遞給本領域技術人員。在附圖中，為了清楚，層和區的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。
[0041]應當明白，當元件或層被稱為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或層時，