鐘信號CK1R，X2的第一時鐘信號輸入端CKB接入第三右側時鐘信號CK3R;
[0263]X3的第二時鐘信號輸入端CK接入第二左側時鐘信號CK2L;X3的第一時鐘信號輸入端CKB接入第四左側時鐘信號CK4L;
[0264]X4的第二時鐘信號輸入端CK接入第二右側時鐘信號CK2R;X4的第一時鐘信號輸入端CKB接入第四右側時鐘信號CK4R;
[0265]X5的第二時鐘信號輸入端CK接入第三左側時鐘信號CK3L，X5的第一時鐘信號輸入端CKB接入第一左側時鐘信號CKlL;
[0266]X6的第二時鐘信號輸入端CK接入第三右側時鐘信號CK3R，X6的第一時鐘信號輸入端CKB接入第一右側時鐘信號CKlR;
[0267]X7的第二時鐘信號輸入端CK接入第四左側時鐘信號CK4L;X7的第一時鐘信號輸入端CKB接入第二左側時鐘信號CK2L;
[0268]X8的第二時鐘信號輸入端CK接入第四右側時鐘信號CK4R;X8的第一時鐘信號輸入端CKB接入第二右側時鐘信號CK2R;
[0269]Xl的第一起始信號輸入端接入起始信號STV;X2的第一起始信號輸入端也接入起始信號STV;
[0270]Xl的第二起始信號輸入端與X3的進位信號輸出端STV_N+1連接；
[0271 ] X3的第一起始信號輸入端與Xl的進位信號輸出端STV_N連接；
[0272]X3的第二起始信號輸入端與X5的進位信號輸出端STV_N+2連接；
[0273]X5的第一起始信號輸入端與X3的進位信號輸出端STV_N+1連接；
[0274]X5的第二起始信號輸入端與X7的進位信號輸出端STV_N+3連接；
[0275]X7的第一起始信號輸入端與X5的進位信號輸出端STV_N+2連接；
[0276]X7的第二起始信號輸入端與第九級移位寄存器單元的進位信號輸出端STV_N+4連接；
[0277]X2的第二起始信號輸入端與X4的進位信號輸出端STV_NN+1連接；
[0278]X4的第一起始信號輸入端與X2的進位信號輸出端STV_NN連接；
[0279]X4的第二起始信號輸入端與X6的進位信號輸出端STV_NN+2連接；
[0280]X6的第一起始信號輸入端與X4的進位信號輸出端STV_NN+1連接；
[0281 ] X6的第二起始信號輸入端與X8的進位信號輸出端STV_NN+3連接；
[0282 ] X8的第一起始信號輸入端與X6的進位信號輸出端STV_NN+2連接；
[0283]X8的第二起始信號輸入端與第九級移位寄存器單元的進位信號輸出端STV_NN+4連接；
[0284]Xl的柵極驅動信號輸出端標示為0UT_N;X2的柵極驅動信號輸出端標示為0UT_N+1;X3的柵極驅動信號輸出端標示為0UT_N+2;X4的柵極驅動信號輸出端標示為0UT_N+3;X5的柵極驅動信號輸出端標示為0UT_N+4;X6的柵極驅動信號輸出端標示為0UT_N+5;X7的柵極驅動信號輸出端標示為0UT_N+6;X8的柵極驅動信號輸出端標示為0UT_N+7。
[0285]如圖12所示，第二左側時鐘信號CK2L比第一左側時鐘信號CKlL延遲一個時間單元，第三左側時鐘信號CK3L比第二左側時鐘信號CK2L延遲一個時間單元，第四左側時鐘信號CK4L比第三左側時鐘信號CK3L延遲一個時間單元；
[0286]第二右側時鐘信號CK2R比第一右側時鐘信號CKlR延遲一個時間單元，第三右側時鐘信號CK3R比第二右側時鐘信號CK2R延遲一個時間單元，第四右側時鐘信號CK4R比第三右側時鐘信號CK3R延遲一個時間單元；
[0287]第一右側時鐘信號CKlR比第一左側時鐘信號CKlL延遲0.5個時間單元；
[0288]所有的時鐘信號的占空比都為0.25，所有的時鐘信號持續為高電平的時間為一個時間單元；
[0289]并圖12中繪制出了X1-X8的柵極驅動信號輸出端的輸出信號波形圖，由圖12可知，相鄰級移位寄存器單元輸出的柵極驅動信號之間依次延遲0.5個時間單元，即上一級移位寄存器單元還在輸出高電平的柵極驅動信號的時候相鄰下一級移位寄存器單元就已經開始預充電并輸出柵極驅動信號，從而降低了整個柵極驅動電路的功耗。
[0290]本發明實施例所述的柵極驅動電路包括多級上述的移位寄存器單元;偶數級移位寄存器單元設置于顯示面板左側，奇數級移位寄存器單元設置于顯示面板右側；
[0291 ]第8n_7級移位寄存器單元的第二時鐘信號輸入端接入第一右側時鐘信號；
[0292]第8n_5級移位寄存器單元的第二時鐘信號輸入端接入第二右側時鐘信號；
[0293]第8n_7級移位寄存器單元的第一時鐘信號輸入端接入第三右側時鐘信號；
[0294]第8n_5級移位寄存器單元的第一時鐘信號輸入端接入第四右側時鐘信號；
[0295]第8n_6級移位寄存器單元的第二時鐘信號輸入端接入第一左側時鐘信號；
[0296]第8n_4級移位寄存器單元的第二時鐘信號輸入端接入第二左側時鐘信號；
[0297]第8n_6級移位寄存器單元的第一時鐘信號輸入端接入第三左側時鐘信號；
[0298]第8n_4級移位寄存器單元的第一時鐘信號輸入端接入第四左側時鐘信號；
[0299]第8n_3級移位寄存器單元的第二時鐘信號輸入端接入第三右側時鐘信號；
[0300]第8n_l級移位寄存器單元的第二時鐘信號輸入端接入第四右側時鐘信號；
[0301 ]第8n_3級移位寄存器單元的第一時鐘信號輸入端接入第一右側時鐘信號；
[0302]第Sn-1級移位寄存器單元的第一時鐘信號輸入端接入第二右側時鐘信號；
[0303]第8n_2級移位寄存器單元的第二時鐘信號輸入端接入第三左側時鐘信號；
[0304]第Sn級移位寄存器單元的第二時鐘信號輸入端接入第四左側時鐘信號；
[0305]第8n_2級移位寄存器單元的第一時鐘信號輸入端接入第一左側時鐘信號；
[0306]第Sn-級移位寄存器單元的第一時鐘信號輸入端接入第二左側時鐘信號；
[0307]η為正整數；
[0308]第二左側時鐘信號比第一左側時鐘信號延遲一個時間單元，第三左側時鐘信號比第二左側時鐘信號延遲一個時間單元，第四左側時鐘信號比第三左側時鐘信號延遲一個時間單元；
[0309]第二右側時鐘信號比第一右側時鐘信號延遲一個時間單元，第三右側時鐘信號比第二右側時鐘信號延遲一個時間單元，第四右側時鐘信號比第三右側時鐘信號延遲一個時間單元；
[0310]第一左側時鐘信號比第一右側時鐘信號延遲0.5個時間單元；
[0311]所有的時鐘信號的占空比都為0.25，所有的時鐘信號持續為高電平的時間為一個時間單元；
[0312]除了左側第一行移位寄存器單元之外，左側每一行移位寄存器單元的第一進位信號輸入端都與左側相鄰上一行移位寄存器單元的進位信號輸出端連接；
[0313]除了右側第一行移位寄存器單元之外，右側每一行移位寄存器單元的第一進位信號輸入端都與右側相鄰上一行移位寄存器單元的進位信號輸出端連接；
[0314]除了左側最后一行移位寄存器單元之外，左側每一行移位寄存器單元的第二進位信號輸入端都與左側相鄰下一行移位寄存器單元的進位信號輸出端連接；
[0315]除了右側最后一行移位寄存器單元之外，右側每一行移位寄存器單元的第二進位信號輸入端都與右側相鄰下一行移位寄存器單元的進位信號輸出端連接。
[0316]本發明該實施例所述的柵極驅動電路與本發明如圖11所示的柵極驅動電路的具體實施例的區別在于:偶數級移位寄存器單元設置于顯示面板的左側，奇數級移位寄存器單元設置于顯示面板的右側;本發明該實施例所述柵極驅動電路工作過程與本發明如圖11所示的柵極驅動電路的具體實施例相同，也是上一級移位寄存器單元還在輸出高電平的柵極驅動信號的時候相鄰下一級移位寄存器單元就已經開始預充電并輸出柵極驅動信號，從而可以降低整個柵極驅動電路的功耗。
[0317]本發明實施例所述的顯示裝置包括顯示面板和上述的柵極驅動電路。
[0318]以上所述是本發明的優選實施方式，應當指出，對于本技術領域的普通技術人員來說，在不脫離本發明所述原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也應視為本發明的保護范圍。
【主權項】
1.一種移位寄存器單元，其特征在于，包括柵極驅動信號輸出端、進位信號輸出端、第一時鐘信號輸入端和進位信號輸入端，所述移位寄存器單元還包括: 第一上拉節點控制單元，與上拉節點和進位信號輸入端連接； 第二上拉節點控制單元，與所述上拉節點連接，并與所述第一時鐘信號輸入端連接，用于在下拉保持階段在第一時鐘信號的控制下控制所述上拉節點的電位為第一電平； 第一下拉節點控制單元，與下拉節點連接，并與所述第一時鐘信號輸入端連接，用于在下拉保持階段在所述第一時鐘信號的控制下控制所述下拉節點的電位為第二電平； 第二下拉節點控制單元，與所述上拉節點和所述下拉節點連接，用于在所述上拉節點的電位為第二電平時控制所述下拉節點的電位為第一電平； 柵極驅動信號輸出單元，分別與所述上拉節點、所述下拉節點和所述柵極驅動信號輸出端連接，用于在所述上拉節點和所述下拉節點的控制下控制所述柵極驅動信號輸出端輸出柵極驅動信號；以及， 進位信號輸出單元，分別與所述上拉節點、所述下拉節點和所述進位信號輸出端連接，用于在所述上拉節點和所述下拉節點的控制下控制所述進位信號輸出端輸出進位信號。2.如權利要求1所述的移位寄存器單元，其特征在于，所述第一上拉節點控制單元用于在輸入階段在進位信號的控制下控制所述上拉節點的電位為第二電平，在輸出階段維持所述上拉節點的電位為第二電平。3.如權利要求1所述的移位寄存器單元，其特征在于，所述進位信號輸入端包括第一進位信號輸入端和第二進位信號輸入端； 在正向掃描時，所述第一進位信號輸入端與相鄰上一級移位寄存器單元的進位信號輸出端連接； 在反向掃描時，所述第二進位信號輸入端與相鄰下一級移位寄存器單元的進位信號輸出端連接。4.如權利要求3所述的移位寄存器單元，其特征在于，所述第一上拉節點控制單元包括: 第一輸入模塊，與所述上拉節點連接，并通過所述第一進位信號輸入端與相鄰上一級移位寄存器單元的進位信號輸出端連接，用于當正向掃描時，在所述輸入階段在第一進位信號的控制下控制所述上拉節點的電位為第二電平；以及， 第二輸入模塊，與所述上拉節點連接，并通過所述第二進位信號輸入端與相鄰下一級為寄存器單元的進位信號輸出端連接，用于當反向掃描時，在所述輸入階段在第二進位信號的控制下控制所述上拉節點的電位為第二電平。5.如權利要求4所述的移位寄存器單元，其特征在于，所述第一輸入模塊包括:第一晶體管，柵極和第一極都通過所述第一進位信號輸入端與相鄰上一級移位寄存器單元的進位信號輸出端連接，第二極與所述上拉節點連接； 所述第二輸入模塊包括:第二晶體管，柵極和第二極都通過所述第二進位信號輸入端與相鄰下一級為寄存器單元的進位信號輸出端連接，第一極與所述上拉節點連接