移位寄存器單元及其驅動方法、柵極驅動電路和顯示裝置的制造方法
【技術領域】
[0001]本發明涉及顯示技術領域，尤其涉及一種移位寄存器單元及其驅動方法、柵極驅動電路和顯示裝置。
【背景技術】
[0002]現有的應用于顯示裝置的柵極驅動電路包括多級移位寄存器單元。所述移位寄存器單元包括上拉節點控制單元、下拉節點控制單元和柵極驅動信號輸出單元，所述上拉節點控制單元與上拉節點連接，用于控制上拉節點的電位;所述下拉節點控制單元與下拉節點連接，用于控制下拉節點的電位;所述柵極驅動信號輸出單元用于根據所述上拉節點的電位和所述下拉節點的電位控制輸出柵極驅動信號，該柵極驅動信號同時作為相鄰移位寄存器單元的進位信號，從而相應速度比較慢。并且，現有的移位寄存器單元中的主要器件是薄膜晶體管，薄膜晶體管在長期被直流電壓驅動時或在高溫工作條件下其閾值電壓會發生較大漂移從而導致信賴性低，并且當該薄膜晶體管多晶硅薄膜晶體管時，其停止工作后具有較大的漏電流，使得漏電嚴重功耗增加，甚至有可能影響移位寄存器單元的正常工作。
【發明內容】
[0003]本發明的主要目的在于提供一種移位寄存器單元及其驅動方法、柵極驅動電路和顯示裝置，解決現有技術中薄膜晶體管在長時間或高溫工作條件下閾值電壓發生較大漂移以及響應速度慢的問題。
[0004]為了達到上述目的，本發明提供了一種移位寄存器單元，包括柵極驅動信號輸出端、進位信號輸出端、第一時鐘信號輸入端和進位信號輸入端，所述移位寄存器單元還包括:
[0005]第一上拉節點控制單元，與上拉節點和進位信號輸入端連接；
[0006]第二上拉節點控制單元，與所述上拉節點連接，并與所述第一時鐘信號輸入端連接，用于在下拉保持階段在第一時鐘信號的控制下控制所述上拉節點的電位為第一電平；
[0007]第一下拉節點控制單元，與下拉節點連接，并與所述第一時鐘信號輸入端連接，用于在下拉保持階段在所述第一時鐘信號的控制下控制所述下拉節點的電位為第二電平；
[0008]第二下拉節點控制單元，與所述上拉節點和所述下拉節點連接，用于在所述上拉節點的電位為第二電平時控制所述下拉節點的電位為第一電平；
[0009]柵極驅動信號輸出單元，分別與所述上拉節點、所述下拉節點和所述柵極驅動信號輸出端連接，用于在所述上拉節點和所述下拉節點的控制下控制所述柵極驅動信號輸出端輸出柵極驅動信號；以及，
[0010]進位信號輸出單元，分別與所述上拉節點、所述下拉節點和所述進位信號輸出端連接，用于在所述上拉節點和所述下拉節點的控制下控制所述進位信號輸出端輸出進位信號。
[0011]實施時，所述第一上拉節點控制單元用于在輸入階段在進位信號的控制下控制所述上拉節點的電位為第二電平，在輸出階段維持所述上拉節點的電位為第二電平。
[0012]實施時，所述進位信號輸入端包括第一進位信號輸入端和第二進位信號輸入端；
[0013]在正向掃描時，所述第一進位信號輸入端與相鄰上一級移位寄存器單元的進位信號輸出端連接；
[0014]在反向掃描時，所述第二進位信號輸入端與相鄰下一級移位寄存器單元的進位信號輸出端連接。
[0015]實施時，所述第一上拉節點控制單元包括:
[0016]第一輸入模塊，與所述上拉節點連接，并通過所述第一進位信號輸入端與相鄰上一級移位寄存器單元的進位信號輸出端連接，用于當正向掃描時，在所述輸入階段在第一進位信號的控制下控制所述上拉節點的電位為第二電平；以及，
[0017]第二輸入模塊，與所述上拉節點連接，并通過所述第二進位信號輸入端與相鄰下一級為寄存器單元的進位信號輸出端連接，用于當反向掃描時，在所述輸入階段在第二進位信號的控制下控制所述上拉節點的電位為第二電平。
[0018]實施時，所述第一輸入模塊包括:第一晶體管，柵極和第一極都通過所述第一進位信號輸入端與相鄰上一級移位寄存器單元的進位信號輸出端連接，第二極與所述上拉節點連接；
[0019]所述第二輸入模塊包括:第二晶體管，柵極和第二極都通過所述第二進位信號輸入端與相鄰下一級為寄存器單元的進位信號輸出端連接，第一極與所述上拉節點連接。
[0020]實施時，所述第一上拉節點控制單元還包括:
[0021]第一存儲電容，第一端與所述上拉節點連接，第二端與所述柵極驅動信號輸出端連接;和/或
[0022]第二存儲電容，第一端與所述上拉節點連接，第二端與所述進位信號輸出端連接。
[0023]實施時，在所述下拉保持階段最開始的一段時間所述第一時鐘信號為第二電平，之后每間隔預定時間所述第一時鐘信號為第二電平，在該預定時間內所述第一時鐘信號為第一電平。
[0024]實施時，本發明所述的移位寄存器單元還包括第二時鐘信號輸入端；
[0025]所述柵極驅動信號輸出單元，還接入第一電平，并與所述第二時鐘信號輸入端連接，用于在輸入階段、輸出階段和下拉階段在所述上拉節點的控制下控制所述柵極驅動信號輸出端輸出第二時鐘信號，在下拉保持階段在所述下拉節點的控制下控制所述柵極驅動信號輸出端輸出第一電平；
[0026]所述進位信號輸出單元，還接入第一電平，并與所述第二時鐘信號輸入端連接，用于在輸入階段、輸出階段和下拉階段在所述上拉節點的控制下控制所述進位信號輸出端輸出所述第二時鐘信號，在下拉保持階段在所述下拉節點的控制下控制所述進位信號輸出端輸出第一電平；
[0027]在所述輸入階段和所述下拉階段，所述第二時鐘信號為第一電平;在所述輸出階段，所述第二時鐘信號為第二電平。
[0028]實施時，所述第一時鐘信號的占空比和所述第二時鐘信號的占空比都為0.25;
[0029]所述輸入階段持續的時間、所述輸出階段持續的時間和所述下拉階段持續的時間都為一個時間單元；
[0030]所述第一時鐘信號比所述第二時鐘信號延遲兩個時間單元。
[0031]實施時，所述預定時間為三個時間單元。
[0032]實施時，所述第一電平為低電平，所述第二電平為高電平;或者，
[0033]所述第一電平為高電平，所述第二電平為低電平。
[0034]實施時，所述第二上拉節點控制單元還與所述下拉節點連接，還用于當所述下拉節點的電位為第二電平時控制所述上拉節點的電位為第一電平。
[0035]實施時，所述第二上拉節點控制單元包括:
[0036]第三晶體管，柵極與所述第一時鐘信號輸入端連接，第一極與所述上拉節點連接，第二極接入第一電平；以及，
[0037]第四晶體管，柵極與所述下拉節點連接，第一極與所述上拉節點連接，第二極接入第一電平。
[0038]實施時，所述第一下拉節點控制單元包括:第五晶體管，柵極和第一極都與所述第一時鐘信號輸入端連接，第二極與所述下拉節點連接。
[0039]實施時，所述第二下拉節點控制單元，還與相鄰下一級移位寄存器單元的進位信號輸出端連接，還用于當所述相鄰下一級移位寄存器單元的進位信號輸出端輸出第二電平時，控制所述下拉節點的電位為第一電平。
[0040]實施時，所述第二下拉節點控制單元包括:
[0041]第六晶體管，柵極通過所述第二進位信號輸入端與相鄰下一級為寄存器單元的進位信號輸出端連接，第一極與所述下拉節點連接，第二極接入第一電平；以及，
[0042]第七晶體管，柵極與所述上拉節點連接，第一極與所述下拉節點連接，第二極接入第一電平。
[0043]實施時，所述柵極驅動信號輸出單元包括:
[0044]第一柵極驅動信號輸出晶體管，柵極與所述上拉節點連接，第一極與所述第二時鐘信號輸入端連接，第二極與所述柵極驅動信號輸出端連接;以及，
[0045]第二柵極驅動信號輸出晶體管，柵極與所述下拉節點連接，第一極與所述柵極驅動信號輸出端連接，第二極接入第一電平；
[0046]所述進位信號輸出單元包括:
[0047]第一進位信號輸出晶體管，柵極與所述上拉節點連接，第一極與所述第二時鐘信號輸入端連接，第二極與所述進位信號輸出端連接;以及，
[0048]第二進位信號輸出晶體管，柵極與所述下拉節點連接，第一極與所述進位信號輸出端連接，第二極接入第一電平。
[0049]本發明還提供了一種移位寄存器單元的驅動方法，包括:
[0050]在輸入階段，第二下拉節點控制單元在上拉節點的控制下控制所述下拉節點的電位為第一電平，第一上拉節點控制單元控制上拉節點的電位為第二電平；
[0051]在輸出階段，第一上拉節點控制單元控制所述上拉節點的電位維持為第二電平，第二下拉節點控制單元在所述上拉節點的控制下控制所述下拉節點的電位為第一電平；
[0052]在下拉階段，所述上拉節點的電位維持為第二電平，第二下拉節點控制單元在所述上拉節點的控制下控制所述下拉節點的電位為第一電平；
[0053]在下拉保持階段，第二上拉節點控制單元在第一時鐘信號的控制下控制上拉節點的電位為第一電平，第一下拉節點控制單元在所述第一時鐘信號的控制下控制所述下拉節點的電位為第二電平。
[0054]實施時，在輸入階段，所述第一上拉節點控制單元控制所述上拉節點的電位為第二電平步驟包括:
[0055]當正向掃描時，所述第一上拉節點控制單元在所述第一進位信號的控制下控制所述上拉節點的電位為第二電平，所述第一進位信號為相鄰上一級移位寄存器單元輸出的進位信號；
[0056]當反向掃描時，所述第一上拉節點控制單元在所述第二進位信號的控制下控制所述上拉節點的電位為第二電平，所述第二進位信號為相鄰下一級移位寄存器單元輸出的進位信號。
[0057]實施時，本發明所述的移位寄存器單元的驅動方法還包括:在所述上拉節點和所述下拉節點的控制下，柵極驅動信號輸出單元控制柵極驅動信號輸出端輸出柵極驅動信號，進位信號輸出單元控制所述進位信號輸出端輸出進位信號。
[0058]實施時，所述在所述上拉節點和所述下拉節點的控制下，柵極驅動信號輸出單元控制柵極驅動信號輸出端輸出柵極驅動信號，進位信號輸出單元控制所述進位信號輸出端輸出進位信號步驟包括:
[0059]在輸入階段、輸出階段和下拉階段，所述柵極驅動信號輸出單元在所述上拉節點的控制下控制所述柵極驅動信號輸出端輸出第二時鐘信號;所述進位信號輸出單元在所述上拉節點的控制下控制進位信號輸出端輸出所述第二時鐘信號；
[0060]在下拉保持階段，所述柵極驅動信號輸出單元在所述下拉節點的控制下控制所述柵極驅動信號輸出端輸出第一電平，所述進位信號輸出單元在所述下拉節點的控制下控制所述進位信號輸出端輸出第一電平；
[0061]在所述輸入階段和所述下拉階段，所述第二時鐘信號為第一電平;在所述輸出階段，所述第二時鐘信號為第二電平。
[0062]實施時，所述第一時鐘信號的占空比和所述第二時鐘信號的占空比都為0.25;
[0063]所述輸入階段持續的時間、所述輸出階段持續的時間和所述下拉階段持續的時間都為一個時間單元；
[0064]所述第一時鐘信號比所述第二時鐘信號延遲兩個時間單元。
[