第二輸入端子，以及用于輸出時鐘門控時鐘信號(Veccs)的輸出端子。非門308具有連接至與非門312的輸出端子、用于接收時鐘門控時鐘信號(Vaics)的輸入端子，以及用于輸出反相時鐘門控時鐘信號的輸出端子。
[0020]在操作中，當中間輸出信號(Vint)和輸出信號(V.)的邏輯狀態為低時，控制信號(Vcs)為低。與非門312生成處于邏輯高狀態的時鐘門控時鐘信號(Vcgcs)。非門308生成處于邏輯低狀態的反相的時鐘門控時鐘信號(Vaics)，由此使從鎖存器306失效。但是，主鎖存器302并不處于失效狀態。另外，當中間輸出信號(Vint)或輸出信號(V.)為高時，觸發器電路300操作為具有主從鎖存器配置的傳統觸發器。由于主鎖存器302和從鎖存器306并不處于失效狀態，其導致不必要的功率損耗。同時，時鐘門控電路304增加了輸入信號的傳播延遲，由此降低了時鐘信號的頻率，其增加了測試的時間。
[0021]由此，具有防止掃描觸發器電路內部元件基于測試模板的充電和放電的掃描觸發器電路是有利的，其在集成電路的掃描測試期間減小了功率損耗而沒有增加電路面積，并且不會增加測試時間。
【附圖說明】
[0022]結合附圖，將更好地理解本發明優選實施例的下述詳細描述。本發明通過示例進行說明，但是并不由附圖所限制，附圖中相似的附圖標記指示了相似的元件。
[0023]圖1A為傳統掃描觸發器的原理框圖；
[0024]圖1B為示出了圖1A中掃描觸發器的掃描-移位模式操作的時序圖；
[0025]圖2為傳統集成電路的原理框圖；
[0026]圖3為傳統觸發器電路的原理框圖；
[0027]圖4A為根據本發明實施例的集成電路的原理框圖；
[0028]圖4B為根據本發明實施例的示出了圖4A中集成電路的掃描_移位模式操作的時序圖；以及
[0029]圖5為根據本發明另一實施例的集成電路的原理框圖。
【具體實施方式】
[0030]附圖的詳細描述僅用于本發明當前優選實施例的描述，而并非表示本發明僅可被實施為這種形式。應當理解，相同或者等同功能可由包含在本發明的精神和范圍內的不同實施例完成。這里使用的術語多路轉接器可被縮寫為mux。
[0031]在本發明實施例中，提供了一種掃描-可測試集成電路(IC)。該IC包括第一觸發器和第二觸發器。第一觸發器包括第一鎖存器和第二鎖存器，以及第一多路轉接器。第二觸發器包括第二多路轉接器、第一邏輯電路，以及第三鎖存器和第四鎖存器。第一多路轉接器具有用于接收第一數據輸入信號的第一輸入端子，用于接收掃描數據輸入信號的第二輸入端子，用于接收掃描使能信號的選擇輸入端子，以及用于基于掃描使能信號來輸出第一數據輸入信號和掃描數據輸入信號中至少一個信號的輸出端子。第一鎖存器具有連接至第一多路轉接器輸出端子以用于接收第一數據輸入信號和掃描數據輸入信號中至少一個信號的輸入端子，用于接收反相時鐘信號的時鐘輸入端子，以及用于輸出中間第一輸出信號的輸出端子。第二鎖存器具有連接至第一鎖存器輸出端子以用于接收中間第一輸出信號的輸入端子，用于接收時鐘信號的時鐘輸入端子，以及用于輸出第一輸出信號的輸出端子。第二多路轉接器具有用于接收第二數據輸入信號的第一輸入端子，連接至第二鎖存器輸出端子以用于接收第一輸出信號的第二輸入端子，用于接收掃描使能信號的選擇輸入端子，以及用于基于掃描使能信號來輸出第二數據輸入信號和第一輸出信號中至少一個信號的輸出端子。第一邏輯電路在其輸出端子處基于時鐘信號、掃描數據輸入信號、第一輸出信號以及掃描使能信號生成第一中間時鐘信號。第三鎖存器具有連接至第二多路轉接器輸出端子以用于接收第二數據輸入信號和第一輸出信號中至少一個信號的輸出端子，連接至第一邏輯電路輸出端子以用于接收第一中間時鐘信號的時鐘輸入端子，以及用于基于第一中間時鐘信號輸出中間第二輸出信號的輸出端子。第四鎖存器具有連接至第三鎖存器輸出端子以用于接收中間第二輸出信號的輸入端子，用于接收時鐘信號的時鐘輸入端子，以及基于中間第二輸出信號、用于輸出第二輸出信號的輸出端子。
[0032]在本發明的另一個實施例中，提供了一種掃描-可測試集成電路(1C)。該IC包括第一鎖存器和第二鎖存器，以及第一多路轉接器。第一多路轉接器具有用于接收第一數據輸入信號的第一輸入端子，用于接收掃描數據輸入信號的第二輸入端子，用于接收掃描使能信號的選擇輸入端子，以及用于基于掃描使能信號來輸出第一數據輸入信號和掃描數據輸入信號中至少一個信號的輸出端子。第一鎖存器具有連接至第一多路轉接器輸出端子以用于接收第一數據輸入信號和掃描數據輸入信號中至少一個信號的輸入端子，用于接收反相時鐘信號的時鐘輸入端子，以及用于輸出中間第一輸出信號的輸出端子。第二鎖存器具有連接至第一鎖存器輸出端子以用于接收中間第一輸出信號的輸入端子，用于接收時鐘信號的時鐘輸入端子，以及用于輸出第一輸出信號的輸出端子。該IC還包括第二多路轉接器，邏輯電路以及第三鎖存器和第四鎖存器。第二多路轉接器具有用于接收第二數據輸入信號的第一輸入端子，連接至第二鎖存器輸出端子以用于接收第一輸出信號的第二輸入端子，用于接收掃描使能信號的選擇輸入端子，以及用于基于掃描使能信號來輸出第二數據輸入信號和第一輸出信號中至少一個信號的輸出端子。邏輯電路在其輸出端子處基于時鐘信號、掃描數據輸入信號、第一輸出信號以及掃描使能信號產生中間時鐘信號。第三鎖存器具有連接至第二多路轉接器輸出端子以用于接收第二數據輸入信號和第一輸出信號中至少一個信號的輸入端子，連接至邏輯電路輸出端子以用于接收中間時鐘信號的時鐘輸入端子，以及用于基于中間時鐘信號來輸出中間第二輸出信號的輸出端子。第四鎖存器具有連接至第三鎖存器輸出端子以用于接收中間第二輸出信號的輸入端子，用于接收時鐘信號的時鐘輸入端子以及用于基于中間第二輸出信號來輸出第二輸出信號的輸出端子。
[0033]在本發明又另一個實施例中，提供了一種掃描觸發器。該掃描觸發器包括第一多路轉接器，第一鎖存器，第二鎖存器，第二多路轉接器，異或門，非門，或門以及與非門，以及第三鎖存器和第四鎖存器。第一多路轉接器具有用于接收第一數據輸入信號的第一輸入端子，用于接收掃描數據輸入信號的第二輸入端子，用于接收掃描使能信號的選擇輸入端子，以及用于基于掃描使能信號來輸出第一數據輸入信號和掃描數據輸入信號中至少一個信號的輸出端子。第一鎖存器具有連接到第一多路轉接器輸出端子、用于接收第一數據輸入信號和掃描數據輸入信號中至少一個信號的輸入端子，用于接收反相時鐘信號的時鐘輸入端子，以及用于輸出中間第一輸出信號的輸出端子。第二鎖存器具有連接至第一鎖存器輸出端子、用于接收中間第一輸出信號的輸入端子，用于接收時鐘信號的時鐘輸入端子，以及用于輸出第一輸出信號的輸出端子。第二多路轉接器具有用于接收第二數據輸入信號的第一輸入端子，連接至第二鎖存器輸出端子以用于接收第一輸出信號的第二輸入端子，用于接收掃描使能信號的選擇輸入端子，以及用于基于掃描使能信號來輸出第二數據輸入信號和第一輸出信號中至少一個信號的輸出端子。異或門具有連接至第二鎖存器輸出端子以用于接收第一輸出信號的第一輸入端子，連接至第一多路轉接器的第二輸入端子以用于接收掃描數據輸入信號的第二輸入端子，以及用于輸出第一控制信號的輸出端子。非門具有用于接收掃描使能信號的輸入端子以及用于生成反相掃描使能信號的輸出端子。或門具有連接至異或門輸出端子的用于接收第一控制信號的第一輸入端子，連接至非門輸出端子以用于接收反相掃描使能信號的第二輸入端子，以及用于生成第二控制信號的輸出端子。與非門具有用于接收時鐘信號的第一輸入端子，連接至或門輸出端子以用于接收第二控制信號的第二輸入端子，以及用于生成中間時鐘信號的輸出端子。第三鎖存器具有連接至第二多路轉接器輸出端子以用于接收第二數據輸入信號和第一輸出信號中至少一個信號的輸入端子，連接至邏輯電路輸出端子、用于接收中間時鐘信號的時鐘輸入端子，以及用于基于中間時鐘信號、輸出中間第二輸出信號的輸出端子。第四鎖存器具有連接至第三鎖存器輸出端子以用于接收中間第二輸出信號的輸入端子，用于接收時鐘信號的時鐘輸入端子，以及基于中間第二輸出信號、用于輸出第二輸出信號的輸出端子。
[0034]本發明的不同實施例提供了一種掃描-可測試1C。該IC包括第一觸發器和第二觸發器。第一觸發器包括第一鎖存器和第二鎖存器，以及第一多路轉接器。第二觸發器包括第二多路轉接器，第一邏輯電路，以及第三鎖存器和第四鎖存器。當IC處于掃描-移位模式中，在時鐘信號的第一時鐘周期期間，第一鎖存器經由第一多路轉接器接收處于與測試模板第一比特相對應的邏輯狀態的掃描數據輸入信號，并且輸出第一比特。第二鎖存器接收第一比特并且輸出處于與第一比特相對