一種圖像數據模擬源的制作方法
【技術領域】
[0001]本發明涉及一種圖像數據模擬源，屬于通信技術領域。
【背景技術】
[0002]在一些專用相機的研制過程中，需要研制對應的圖像采集設備，而為了測試圖像采集設備能否正常工作，需要搭建完整的信號鏈路進行調試。此時若采用真實相機作為圖像輸入，會給相機帶來額外的風險，尤其是當相機研制成本較高時，會增加額外的成本。因此研制專用的圖像數據模擬源來模擬相機的工作過程及數據輸出接口是很有必要的。
[0003]目前常見的相機圖像模擬源的手段主要有:用硬件電路生成圖像數據，或者在控制器內部存儲一幅圖像數據。
[0004]發明人在研究的過程中發現，該相機圖像模擬源存在以下缺點:數據形式單一，不能實現輸出多幀的圖像數據及幀同步、行同步等信號，且圖像數據不易靈活改變。
【發明內容】
[0005]本發明的目的在于設計一種圖像數據模擬源，該圖像數據模擬源為了在圖像采集設備測試時避免使用真實相機作為圖像輸入，能夠模擬實際相機的工作模式、工作流程，產生圖像數據及幀同步、行同步等信號，并能使圖像數據可靈活改變。
[0006]本發明的目的通過以下技術方案來具體實現:
[0007]—種圖像數據模擬源，包括通信接口單元、存儲器單元、緩存單元、輸出接口單元和控制單元；
[0008]所述通信接口單元包括控制指令通信接口和數據重寫通信接口 ；
[0009]所述控制指令通信接口與上位機相連，采用全雙工串行通信模式，用以接收上位機發送的命令和輔助數據，并回傳應答指令；
[0010]所述數據重寫通信接口，一端通過USB線接到計算機上，另一端則與控制單元相連，實現從計算機接收要寫入的圖像數據，
[0011]所述控制單元通過總線與所述存儲器單元連接，從而將圖像數據寫入存儲器單元中存儲；
[0012]所述緩存單元通過總線與所述控制單元連接，用以緩存圖像數據，解決存儲器單元讀出速率與數據輸出速率不匹配的問題；
[0013]所述輸出接口單元的輸入端與所述控制單元的輸出端連接，按照數據收發協議，采用TIA/EIA-644標準的高速LVDS接口輸出圖像數據，能把并行數據轉化為Channel Link串行數據，并輸出時鐘，發送給與所述輸出接口單元輸出端連接的顯示終端顯示。
[0014]進一步的，還包括電源管理單元；
[0015]所述電源管理單元分別與所述通信接口單元、存儲器單元、緩存單元、輸出接口單元和控制單元連接，用于對圖像數據模擬源供電。
[0016]進一步的，所述控制單元采用FPGA(Field-Programmable Gate Array，現場可編程門陣列)，用于實現所述圖像數據模擬源內芯片的驅動控制、數據的轉存、工作模式和工作流程的判斷控制。
[0017]進一步的，所述存儲器單元和緩存單元之間還包括數據拼接模塊，用于圖像數據的拼接和打包。
[0018]進一步的，所述緩存單元為SRAM (Static RAM，靜態隨機存儲器)芯片；
[0019]存儲器單元為FLASH存儲器單元；
[0020]所述控制單元采用FPGA模塊實現，實現FLASH存儲器、SRAM芯片的驅動控制、數據的轉存，實現工作模式和工作流程的判斷控制。
[0021]進一步的，所述控制單元包括:數據重寫通信接口模塊、乒乓緩存模塊、FLASH驅動模塊、模式選擇模塊、數據拼接模塊、SRAM驅動模塊、控制命令通信接口模塊和ChannelLink接口模塊；
[0022]所述數據重寫通信接口模塊的輸入端與USB轉串口橋接芯片連接，所述數據重寫通信接口模塊的輸出端與乒乓緩存模塊的輸入端連接；所述乒乓緩存模塊的輸出端與FLASH驅動模塊連接；所述FLASH驅動模塊與FLASH存儲器連接；所述FLASH驅動模塊的輸出端與數據拼接連接，所述數據拼接模塊的輸出端與SRAM驅動連接，所述SRAM驅動模塊與SRAM芯片連接；
[0023]所述模式選擇模塊的輸入端與跳線連接，所述模式選擇模塊的輸出端與FLASH驅動模塊的輸入端連接；
[0024]控制命令通信接口模塊與串行驅動/接收器連接；
[0025]Channel Link接口模塊與串行發送器連接。
[0026]進一步的，當控制指令通信接口接收到控制器發送的命令幀后，確認本機地址碼，計算校驗碼，如果地址碼及校驗碼正確則進行應答，應答完畢后處于接收狀態；如果地址碼或校驗碼不正確則不應答，也不執行任何操作。
[0027]進一步的，所述輸出接口單元能產生相應的幀同步和行同步使能信號。
[0028]本發明還公開了一種圖像數據模擬源的通信方法，該方法包括以下步驟:
[0029]S1:系統上電后，根據跳線狀態決定存儲器單元的工作模式并執行相應的工作流程；
[0030]S2:存儲器單元為讀的模式下，等待接收上位機發來的控制指令并執行相應的操作；
[0031]進一步的，步驟SI具體包括:
[0032]Sll:跳線狀態為寫模式，對存儲器單元進行解鎖、擦除操作；
[0033]解鎖、擦除完成后，給計算機發送完成信號，計算機通過串口發送圖像數據，并在控制單元的控制下將圖像數據寫入到存儲器單元中；
[0034]S12:跳線狀態為讀模式，則從存儲器單元中讀出圖像數據。
[0035]更進一步的，步驟S2具體包括:
[0036]S21:等待接收上位機發來的指令；
[0037]S22:收到開始拍照指令，將存儲在存儲器單元中的圖像數據讀出，經緩存單元緩存后，通過輸出接口單兀技規定速率傳給顯不終立而;
[0038]S23:收到停止拍照指令，將當前幀的圖像數據發送完畢后，停止讀出圖像數據，返回步驟S21 ；
[0039]S24:收到增益設置指令，則將圖像數據左移一位后輸出，再次收到增益設置指令后，回到初始狀態繼續輸出圖像；
[0040]S25:若收到控制單元復位指令，返回步驟S21。
[0041]本發明提供的圖像數據模擬源，能夠替代真實相機用來進行圖像采集設備調試，具有以下特點:能模擬實際相機的工作模式和工作流程，產生圖像數據及幀同步、行同步等信號，能靈活改動圖像數據，并具有體積小、便于攜帶、簡單方便、工作性能穩定、可靠等優點。該圖像模擬源具有廣泛的應用前景，可以用于采用Channel Link總線接口的設備中，具有良好的硬件兼容性。
【附圖說明】
[0042]下面根據附圖和實施例對本發明作進一步詳細說明。
[0043]圖1是本發明圖像數據模擬源的示意圖；
[0044]圖2是本發明圖像數據模擬源的結構框圖；
[0045]圖3是本發明控制單元的結構框圖；
[0046]圖4是本發明圖像數據模擬源的工作流程圖。
【具體實施方式】
[0047]下面將結合附圖對本發明的實施例進行詳細的說明，其中，圖1是本發明圖像數據模擬源系統的工作連接示意圖。計算機采用通用的串口調試軟件，將圖像數據從計算機發送給圖像數據模擬源。圖像模擬源接收圖像數據并存儲到自身FLASH存儲器中。上位機給圖像數據模擬源發送命令與輔助數據。圖像模擬源把自身存儲的圖像數據經SRAM緩存后，通過Channel Link接口輸出至顯示終端顯示。
[0048]圖2是本發明圖像數據模擬源的結構框圖。圖像數據模擬源以FPGA為核心，在工作時FPGA先把預存在Flash存儲器中的圖像數據讀入并緩存在SRAM中，然后通過ChannelLink接口輸出圖像；FPGA還可以通過串口接收計算機發送的圖像數據并對Flash存儲器進行重新燒寫；圖像數據模擬源與上位機的通信接口采用全雙工LVDS電平的串行通信方式。
[0049]圖3是本發明控制單元的結構框圖。控制單元包括:模式選擇、控制命令通信接口、數據重寫通信接口、FLASH驅動、SRAM驅動、Channel Link接口、乒乓緩存、數據拼接。控制單元驅動FLASH存儲器、SRAM存儲器等器件，并按照協議對數據進行處理輸出。此外，FPGA還實現了數據緩存處理、數據拼接等工作。
[0050]圖4是本發明圖像數據模擬源的工作流程圖。合理有效地控制圖像數據模擬源的工作模式及工作流程。
[0051]實施例一
[0052]—種圖像數據模擬源，包括通信接口單元、存儲器單元、緩存單元、輸出接口單元和控制單元；
[0053]所述通信接口單元包括控制指令通信接口和數據重寫通信接口 ；
[0054]所述控制指令通信接口與上位機相連，采用全雙工串行通信模式，可接收上位機發送的命令和輔助數據，并回傳應答指令；
[0055]具體的，所述的控制指令通信接口與上位機相連，采用全雙工LVDS電平的串行通信模式，將LVDS信號轉換為TTL電平信號，可接收上位機發送的命令和輔助數據，并回傳應答指令。
[0056]所述數據重寫通信接口，一端通過USB線接到計算機上，另一端則與控制單元相連，實現從計算機接收要寫入的圖像數據，以便將圖像數據寫入FLASH存儲器中，FLASH存儲器單元用于存儲計算機發來的圖像數據。數據重寫通信接口的波特率可以根據實際需要選擇相應的波特率，如115200bps。
[0057]所述控制單元通過總線與所述存儲器單元連接，從而將圖像數據寫入存儲器單元中存儲；
[0058]所述緩存單元通過總線與所述控制單元連接，用以緩存圖像數據，解決存儲器單元讀出速率與數據輸出速率不匹配的問題；
[0059]所述輸出接口單元的輸入端與所述控制單元的輸出端連接，按照數據收發協議，采用TIA/EIA-644標準的高速LVDS接口輸出圖