線130將一個或更多個信號供給至列中的像素126。通常，包括多個傳導線130對列驅動器112進行使能，以將不同的信號供給至列中的像素126的一個或更多個子集。例如，在本實施例和其他實施例中，列驅動器112經由兩個傳導線130耦接至列中的像素126。因此，第一信號可以被供給至列中的像素126的第一子集，而第二信號可以被供給至列中的像素126的第二子集。第一信號和第二信號可以同時地供給，或可以至少部分地在第二信號的供給期間供給第一信號。即，在第一信號到像素126的第一子集的供給期間，第二信號可以被供給至像素126的第二子集。
[0040]傳導線130中的每個可以基于在陣列核心120中像素126的位置耦接至像素126的子集。例如，第一列驅動器112A可以包括第一傳導線130A，第一傳導線130A耦接至像素126的第一子集，像素126的第一子集包括在第一行中的第一像素126A和在第三行中的第七像素126G。另外，第一列驅動器112A可以包括第二傳導線130B，第二傳導線130B耦接至像素126的第二子集，像素126的第二子集包括在第二行中的第四像素126D。因此，像素126的第一子集包括第一列的奇數編號的行(即，第一行和第三行)中的像素126，而像素126的第二子集包括在第一列的偶數編號的行(即，第二行)中的像素126。同樣地，第二列驅動器112B可以包括第三傳導線130C，第三傳導線130C耦接至像素126的第三子集，像素126的第三子集包括在第一行中的第二像素126B和在第三行中的第八像素126H。第二列驅動器112B可以包括第四傳導線130D，第四傳導線130D耦接至像素126的第四子集，像素126的第四子集包括在第二行中的第五像素126E。因此，像素126的第三子集包括在第二列的奇數編號的行(即，第一行和第三行)中的像素126，以及像素126的第四子集是在第二列的偶數編號的行(即，第二行)中的像素126。
[0041]在圖1中，每個像素列包括兩個傳導線130，兩個傳導線130各自耦接至在奇數編號的行或偶數編號的行中的像素126(如上所述)。然而，本描述不旨在為限制性的。在一些實施例中，像素的每列可以包括四個或更多個像素126，其可以經由兩個或更多個傳導線130耦接至列驅動器112。例如，像素列可以包括12個像素126和四個傳導線130，該四個傳導線130每隔三個像素126耦接至列驅動器112。在此示例實施例中，列驅動器112可以將四個信號供給至像素126的子集。
[0042]圖2是示出了在圖1的LCOS系統100中可以實現的示例列驅動器200的框圖。列驅動器200可以包括主電路202、閃存器電路204以及線開關206。通常，主電路202輸出第一信號，閃存器電路204輸出第二信號以及線開關206將主電路202耦接至第一傳導線210或第二傳導線208中之一，以及將閃存器電路204耦接至第一傳導線210或第二傳導線208中的另一個。線開關206可以對來自主電路202的第一信號和來自閃存器電路204的第二信號進行使能，以在一些重疊持續時間的情況下被供給。
[0043]主電路202和/或閃存器電路204可以分別地各自接收輸入信號220和222。輸入信號200/222可以包括但是不限于模擬斜坡信號、數字數據、斜坡計數器信號、閃存器觸發器以及目標計數信號(以上所討論地)。在一些情形中和在一些情況下，對主電路202的輸入信號220和對閃存器電路204的輸入信號222可以包括一個或更多個共用信號。另夕卜，在一些實施例中，對主電路202的輸入信號220或對閃存器電路204的輸入信號222可以在主電路202與閃存器電路204之間傳達，其在圖2中由線224表示。例如，主電路202的輸入信號220可以包括模擬斜坡信號并且可以被傳達至閃存器電路204。
[0044]主電路202將第一信號輸出至輸出線218和216。第一信號可以包括驅動信號，該驅動信號包括將圖像寫入至耦接至第一傳導線210或第二傳導線208的像素(未在圖2中示出)的電壓。同樣地，閃存器電路204將第二信號輸出至閃存器輸出線214和212。第二信號可以包括閃存器信號，其對耦接至第一傳導線210或第二傳導線208的像素進行閃存。如在本文中所使用地，術語“閃存”包括將像素充電至中間電壓。
[0045]第一輸出線218和第一閃存器輸出線214可以被配置成使得線開關206選擇性地將第一輸出線218或第一閃存器輸出線214耦接至第一傳導線210。第二輸出線216和第二閃存器輸出線212可以被配置成使得線開關206選擇性地將第二輸出線216或第二閃存器輸出線212耦接至第二傳導線208。
[0046]在操作中，線開關206將來自主電路202的第一信號耦接至第一傳導線210或第二傳導線208中之一，并且同時將來自閃存器電路204的第二信號耦接至第一傳導線210或第二傳導線208中的另一個。
[0047]例如，主電路202可以將驅動信號輸出至輸出線218和216。大約同時，閃存器電路204可以將閃存器信號輸出至閃存器輸出線214和212。線開關206將第一輸出線218耦接至第一傳導線210，以及將第二閃存器輸出線212耦接至第二傳導線218。在此配置中，列驅動器200將驅動信號(S卩，第一信號)供給至耦接至第一傳導線210的像素，以及將閃存器信號(即，第二信號)供給至耦接至第二傳導線208的像素。
[0048]隨后，主電路202可以將第二驅動信號輸出至輸出線218和216。大約同時，閃存器電路204可以將第二閃存器信號輸出至閃存器輸出線214和212。第二驅動信號可以與上述驅動信號相同或不同。另外，第二閃存器信號可以與第一閃存器信號相同或不同。線開關206將第二輸出線216耦接至第二傳導線208，并且將第一閃存器輸出線214耦接至第一傳導線210。在此配置中，列驅動器200將第二驅動信號(即，第一信號)供給至耦接至第二傳導線208的像素，以及將第二閃存器信號(即，第二信號)供給至耦接至第一傳導線210的像素。
[0049]結合參考圖2和圖1，列驅動器200可以是第一列驅動器112A。第一傳導線210/130A耦接至在奇數編號的行(即，第一行和第三行)中的第一像素126A和第七像素126G，以及第二傳導線208/130B耦接至在偶數編號的行(S卩，第二行)中的第四像素126D。因此，圖像可以使用驅動信號寫入至奇數編號的行中的第一像素126A和第七像素126G，而同時偶數編號的行中的第四像素126D使用閃存器信號被閃存。隨后，第二圖像可以使用第二驅動信號被寫入在偶數編號的行中的第四像素126D，而同時使用第二閃存器信號對在奇數編號的行中的第一像素126A和第七像素126G進行閃存。該并行動作有時被稱為管道化信號。
[0050]參考回圖2，在一些實施例中，線開關206包括輸出線218和216以及閃存器輸出線214和212兩者從第一傳導線210和第二傳導線208解耦的中間位置。例如，中間位置可以發生在驅動信號與第二驅動信號的輸出之間。中間位置可以避免兩個信號，即第一信號和第二信號，同時地被供給至傳導線210和傳導線208中之一。
[0051]依照以上所描述的并行動作所供給的管道化信號可以在列驅動器的操作期間繼續。例如，圖3是示出了圖2的列驅動器200的示例操作的示例波形300。波形300包括通常代表時間的散列標記320的集合。波形300包括偶數編號的行波形(偶數波形)302和奇數編號的行波形(奇數波形)304。例如，結合參考圖1和圖3，偶數波形302可以包括在耦接至偶數編號的行中的第四像素126D的第二傳導線130B的信號上所供給的信號。另夕卜，奇數波形304可以包括在耦接至奇數編號的行中的第一像素126A和第七像素126G的第一傳導線130A上所供給的信號。
[0052]參考回圖3，奇數波形304和偶數波形302中的每個可以包括驅動信號306A至306E和閃存器信號308A至308E。具體地，在第一時間段310期間，偶數波形302可以包括驅動信號306A，以及奇數波形304可以包括閃存器信號308A。在第二時間段312期間，奇數波形302可以包括第二閃存器信號308B而奇數波形304可以包括第二驅動信號306B。類似地，在時間段314、316以及318期間可以發生交變信號模式。
[0053]在一些實施例中，閃存器信號308A至308E可以包括在時間段310、312、314、316以及318中的每個