1.一種MII接口與GPMC接口數(shù)據(jù)通信系統(tǒng)，其特征在于，所述系統(tǒng)包括MII接口數(shù)據(jù)接收模塊、MII接口數(shù)據(jù)發(fā)送模塊、RAM模塊、GPMC接口通信模塊以及時鐘管理模塊：
所述MII接口數(shù)據(jù)接收模塊，分別與以太網(wǎng)PHY芯片、所述RAM模塊連接，用于從所述以太網(wǎng)PHY芯片的MII接口接收通信數(shù)據(jù)，并將通信數(shù)據(jù)合并為8字節(jié)的位寬數(shù)據(jù)存儲到所述RAM模塊的數(shù)據(jù)包中；
所述GPMC接口通信模塊，分別與DM3730芯片、所述RAM模塊連接，用于從所述DM3730芯片接收通信數(shù)據(jù)，并將通信數(shù)據(jù)存儲到所述RAM模塊的數(shù)據(jù)包中，同時，在所述時鐘管理模塊的控制下，控制從所述RAM模塊中讀取待發(fā)送數(shù)據(jù)包，并通過GPMC協(xié)議將待發(fā)送數(shù)據(jù)包發(fā)送給所述DM3730芯片；
所述MII接口數(shù)據(jù)發(fā)送模塊，分別與所述RAM模塊、以太網(wǎng)PHY芯片連接，用于從所述RAM模塊中讀取待發(fā)送數(shù)據(jù)包，將待發(fā)送的數(shù)據(jù)包中的8字節(jié)位寬數(shù)據(jù)拆分為兩個4字節(jié)的位寬數(shù)據(jù)，并通過MII接口協(xié)議將4字節(jié)的位寬數(shù)據(jù)發(fā)送給所述PHY芯片的MII接口。
2.根據(jù)權(quán)利要求1所述的MII接口與GPMC接口數(shù)據(jù)通信系統(tǒng)，其特征在于，所述RAM模塊為嵌入式雙端口RAM模塊。
3.根據(jù)權(quán)利要求1所述的MII接口與GPMC接口數(shù)據(jù)通信系統(tǒng)，其特征在于，所述MII接口數(shù)據(jù)接收模塊、MII接口數(shù)據(jù)發(fā)送模塊、RAM模塊、GPMC接口通信模塊以及時鐘管理模塊內(nèi)置于可編程控制器內(nèi)。