AD轉換由邏輯時序控制器控制將輸入的模擬信號存入采樣保持器中，并將SW3、SW5和SW7閉合以實現一次完整的N位AD轉換，AD轉換結果存入N位寄存器中，然后將SW3、SW5和SW7斷開；從第二次AD轉換開始采用如下步驟進行AD轉換:
[0021](I)Sffl斷開，SW2閉合，SW3?SWlO斷開，將當前輸入的模擬信號與采樣保持器中存儲的上次輸入的模擬信號相減，將結果取絕對值后與電平V?f/2N M進行比較產生控制信號Cl，同時通過過零比較器對結果是否大于零進行判斷產生控制信號C2 ;
[0022](2)若Cl為1，則SW4、SW6和SW8閉合，Sff3, SW5和SW7斷開，此時對模擬減法器的輸出電壓進行M位的AD轉換，將轉換結果存入M位寄存器；若Cl為0，斷開SW2，閉合SWl對當前輸入的模擬信號進行存儲，同時SW4、SW6和SW8斷開，Sff3, SW5和SW7閉合，此時對當前輸入的模擬信號進行完整的N位的AD轉換，將轉換結果存入N位寄存器；
[0023](3)若Cl為1，SWlO閉合，SW9斷開，若C2為I則將N位寄存器和M位寄存器進行加法操作，若C2為O則將N位寄存器和M位寄存器進行減法操作，并將結果存入N位輸出寄存器進行輸出；若Cl為0，則SWlO斷開，SW9閉合，直接將N位寄存器里的數據存入N位輸出寄存器進行輸出；
[0024](4)若Cl為1，將N位輸出寄存器的數據賦值給N位寄存器；若Cl為0，則無操作。
[0025]如圖3所示，與圖2不同之處在于Cl不作為控制開關SW5的信號。其原理如下:
[0026]首次AD轉換由邏輯時序控制器控制將輸入的模擬信號存入采樣保持器中，并將Sff3, SW5和SW6閉合以實現一次完整的N位AD轉換，AD轉換結果存入N位寄存器中，然后將SW3、SW5和SW6斷開?’從第二次AD轉換開始采用如下步驟進行AD轉換:
[0027](I)Sffl斷開，SW2閉合，SW3?SWlO斷開，將當前輸入的模擬信號與采樣保持電路中存儲的上次輸入的模擬信號相減，將結果取絕對值后與電平V?f/2N M進行比較產生控制信號Cl，同時通過過零比較器對結果是否大于零進行判斷產生控制信號C2。
[0028](2)若Cl為I，表示輸入為有效信號，則SW4、SW6和SW8閉合，此時對模擬減法器的輸出電壓進行M位的AD轉換，將轉換結果存入M位寄存器；若Cl為0，表示輸入為噪聲，同時SW4、SW6和SW8斷開，此時不對當前輸入的模擬信號進行AD轉換，而是直接將上次AD轉換的結果作為此次的轉換結果，即N位寄存器中的數據保持不變；
[0029](3)若Cl為1，則SWlO閉合，SW9斷開，若C2為I則將N位寄存器和M位寄存器進行加法操作，若C2為O則將N位寄存器和M位寄存器進行減法操作，并將結果存入N位輸出寄存器進行輸出；若Cl為0，則SWlO斷開，SW9閉合，直接將N位寄存器里的數據存入N位輸出寄存器進行輸出；
[0030](4)若Cl為1，將N位輸出寄存器的數據賦值給N位寄存器；若Cl為0，則無操作。
【主權項】
1.一種Flash模數轉換電路，其特征在于:包括Flash AD轉換單元、邏輯時序控制單元和信號檢測單元，所述Flash AD轉換單元為所述邏輯時序控制單元提供控制信號，所述信號檢測單元與所述Flash AD轉換單元通過開關連接，所述邏輯時序控制單元為Flash AD轉換單元和信號檢測單元提供控制信號，所述信號檢測單元包括以下部分:采樣保持器、模擬減法器、絕對值模塊、比較器、過零比較器、數字加/減法器、M位寄存器、N位寄存器、N位輸出寄存器以及第一開關、第二開關、第七開關、第八開關、第九開關和第十開關；其中， 所述采樣保持器、所述模擬減法器和所述絕對值模塊依次電性連接，所述模擬減法器的輸出端同時與所述過零比較器連接，所述絕對值模塊的輸出端與所述比較器的負輸入端連接，所述比較器的正輸入端輸入第一參考信號，比較器的輸出端與所述Flash AD轉換單元連接，所述Flash AD轉換單元的另一端通過所述第七開關連接到所述N位寄存器，通過第八開關連接到所述M位寄存器；所述M位寄存器和所述N位寄存器的輸出端連接到所述數字加/減法器，所述數字加/減法器的輸出端與所述N位輸出寄存器通過第十開關相連，所述N位寄存器還通過所述第九開關直接與所述N位輸出寄存器相連；所述第一開關位于所述采樣保持器之前，所述第二開關位于所述模擬減法器之前。2.根據權利要求1所述的Flash模數轉換電路，其特征在于:所述比較器的輸出為第一控制信號，用來控制所述第七開關、第八開關、第九開關和第十開關，同時也控制著所述FlashAD轉換單元中的開關，所述過零比較器的輸出為第二控制信號，用來控制所述數字加/減法器。3.根據權利要求1所述的Flash模數轉換電路，其特征在于:所述比較器和所述過零比較器的輸出端都連接到所述邏輯時序控制單元，所述邏輯時序控制單元輸出第一控制信號和第二控制信號。4.根據權利要求2所述的Flash模數轉換電路，其特征在于:所述FlashAD轉換單元包括編碼器和并聯在所述編碼器前的2Nf比較器以及連接在第2 M-1比較器的正輸入端和第2M比較器的正輸入端之間的第三開關、連接在所述第一參考信號和第2m-1比較器的正輸入端之間的第四開關、連接在第2M-1比較器的負輸入端和第2M比較器的負輸入端之間的第五開關、連接在所述比較器負輸入端與第2M-1比較器的負輸入端之間的第六開關；所述第一參考信號經所述第四開關進入所述第2M-1比較器的正輸入端；所述編碼器分別通過第七開關、第八開關與所述N位寄存器和所述M位寄存器相連；所述第三開關、第四開關、第五開關和第六開關均由第一控制信號控制。5.根據權利要求4所述的Flash模數轉換電路，其特征在于:M的值小于N的值。
【專利摘要】本實用新型公開了一種Flash模數轉換電路，與傳統的Flash？ADC電路相比，增加了信號檢測單元，通過對前后兩次采樣信號的差值進行比較，若其小于某一閾值則僅需要進行較少位數的AD轉換，從而降低了單次AD轉換的功耗。本實用新型明顯提高了ADC轉換速度，降低了功耗，同時達到濾除噪聲的效果。
【IPC分類】H03M1/12
【公開號】CN204906363
【申請號】CN201520519329
【發明人】張瑛
【申請人】南京郵電大學
【公開日】2015年12月23日
【申請日】2015年7月16日