一種Flash模數轉換電路的制作方法
【技術領域】
[0001]本實用新型涉及電子電路技術領域，尤其涉及一種Flash模數轉換電路。
【背景技術】
[0002]在集成電路系統中，A/D轉換器是連接模擬系統與數字信號處理系統重要的橋梁，數字信號處理技術在高分辨率圖像、高保真音頻信號及無線通信領域的廣泛應用，使得對基于CMOS工藝的ADC (Analog-to-digital converter，模數轉換器)的需求量日益增加，尤其是對高速度、高精度、低功耗、低成本的ADC。Flash AD轉換電路優點是電路結構和原理簡單，便于實現，轉換速度較快，因此得到了廣泛的應用。
[0003]隨著便攜式設備和可穿戴設備等應用領域的興起，應用系統對數據處理速度和低功耗的要求越來越高。模數轉換器作為應用系統中連接模擬信號與數字信號的橋梁，是不可或缺的重要組成部分，降低模數轉換器的功耗是工程師們一直在努力的方向。另外實際應用系統中的信號一般均為連續變化的緩變信號，因此對于轉換速率遠高于輸出信號頻率的情況，ADC的輸入模擬信號在兩次采樣時刻的數值應該相差不大，若出現差值較大的情況則可以認為是噪聲，從而加以濾除。圖1所示為ADC的輸入信號中存在噪聲的示意圖，其中實線為輸入模擬信號，虛線箭頭為每次的信號采樣，當前后兩次采樣信號出現較大差值時認為出現了噪聲。
[0004]前的Flash ADC設計一般都是將電路設計為通用型，沒有針對具體的應用場合和應用系統進行設計，因此功耗較高。
【發明內容】
[0005]鑒于Flash ADC對信號轉換功耗較高，并且不具有過濾噪聲的功能，本實用新型目的是提供一種Flash模數轉換電路，在現有較高精度的ADC基礎上，降低功耗，并使ADC自身具有一定的濾噪功能。
[0006]—種Flash模數轉換電路，包括Flash AD轉換單元、邏輯時序控制單元和信號檢測單元，所述Flash AD轉換單元為所述邏輯時序控制單元提供控制信號，所述信號檢測單元與所述Flash AD轉換單元通過開關連接，所述邏輯時序控制單元為Flash AD轉換單元和信號檢測單元提供控制信號，所述信號檢測單元包括以下部分:采樣保持器、模擬減法器、絕對值模塊、比較器、過零比較器、數字加/減法器、M位寄存器、N位寄存器、N位輸出寄存器以及第一開關、第二開關、第七開關、第八開關、第九開關和第十開關；其中，所述采樣保持器、所述模擬減法器和所述絕對值模塊依次電性連接，所述模擬減法器的輸出端同時與所述過零比較器連接，所述絕對值模塊的輸出端與所述比較器的負輸入端連接，所述比較器的正輸入端輸入第一參考信號，比較器的輸出端與所述Flash AD轉換單元連接，所述Flash AD轉換單元的另一端通過所述第七開關連接到所述N位寄存器，通過第八開關連接到所述M位寄存器；所述M位寄存器和所述N位寄存器的輸出端連接到所述數字加/減法器，所述數字加/減法器的輸出端與所述N位輸出寄存器通過第十開關相連，所述N位寄存器還通過所述第九開關直接與所述N位輸出寄存器相連；所述第一開關位于所述采樣保持器之前，所述第二開關位于所述模擬減法器之前。
[0007]在一些情況中，所述比較器的輸出為第一控制信號，用來控制所述第七開關、第八開關、第九開關和第十開關，同時也控制著所述Flash AD轉換單元中的開關，所述過零比較器的輸出為第二控制信號，用來控制所述數字加/減法器。
[0008]在另一些情況中，所述比較器和所述過零比較器的輸出端都連接到所述邏輯時序控制單元，所述邏輯時序控制單元輸出第一控制信號和第二控制信號。
[0009]所述Flash AD轉換單元包括編碼器和并聯在所述編碼器前的乂個比較器以及連接在第2m-1比較器的正輸入端和第2M比較器的正輸入端之間的第三開關、連接在所述第一參考信號和第2M-1比較器的正輸入端之間的第四開關、連接在第2m-1比較器的負輸入端和第2M比較器的負輸入端之間的第五開關、連接在所述比較器負輸入端與第2m-1比較器的負輸入端之間的第六開關；所述第一參考信號經所述第四開關進入所述第2M-1比較器的正輸入端，所述第二參考信號進入所述第2M比較器的正輸入端；所述編碼器分別通過第七開關、第八開關與所述N位寄存器和所述M位寄存器相連；所述第三開關、第四開關、第五開關和第六開關均由第一控制信號控制。
[0010]M的值小于N的值。
[0011]所述第一參考信號為第二參考信號的1/2nm。
[0012]本實用新型具有的有益效果:
[0013]1、降低功耗；傳統的N位Flash ADC需要2N 1個模擬比較器同時工作，而本實用新型中對前后兩次采樣信號的差值進行比較，若其小于某一閾值則僅需要進行M位的AD轉換，即2M 1個模擬比較器同時工作，從而有效降低電路的功耗。
[0014]2、過濾噪聲；傳統的Flash ADC不具有過濾噪聲的功能，因此系統中必須加入濾噪的模塊，從而增加了系統的復雜度。本實用新型中對前后兩次采樣信號的差值進行比較，若其大于某一閾值(即出現了陡變)則認為是噪聲，此時不需進行AD轉換，而是用上次AD轉換的結果作為此次的輸出，達到濾除噪聲(信號陡變)的效果。
【附圖說明】
[0015]圖1為傳統的ADC的輸入信號中存在噪聲的信號不意圖；
[0016]圖2為本實用新型實施例的原理圖；
[0017]圖3為圖2實施例的另一種工作狀態原理圖。
【具體實施方式】
[0018]為了使本實用新型的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本實用新型進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。
[0019]如圖2和圖3所示，點劃線框內為傳統的Flash ADC電路主要組成部分，即FlashAD轉換單元和邏輯時序控制單元，經Flash AD轉換單元轉換并輸出的數字信號作為提供給邏輯時序控制單元的控制信號。本實用新型的創新在于增加了信號檢測單元，依次連接有采樣保持器、模擬減法器、絕對值模塊、比較器，比較器輸出控制信號Cl，模擬減法器后同時連接過零比較器，過零比較器輸出控制信號C2。信號檢測單元還包括M位寄存器、N位寄存器，以及與它們連接的數字加/減法器、與數字加/減法器連接的N位輸出寄存器，而N位寄存器與N位輸出寄存器同時直接相連。Cl用來控制圖2中的開關，C2控制數字加/減法器。
[0020]如圖2所示，首次