輸出端OUT相連，第二反相器INV2的電源端與第二電壓源VDDH相連。
[0023]所述鎖存電路220的第一接口I與第一輸出節點OUTBB相連，其第二接口 2與第二輸出節點OUTB相連，該鎖存電路220的作用是，在第一電壓源VDDL關閉時，分別將第一輸出節點OUTBB和第二輸出節點OUTB的電壓鎖存在第一電壓源VDDL關閉前的電壓值，從而達到避免第二電壓源VDDH電路(或第二電壓域電路)漏電，確定輸出信號OUT的目的。
[0024]在圖2所示的實施例中，所述鎖存電路220包括第五MOS管麗3和第六MOS管麗4，其中，第五MOS管MN3的第一連接端與所述鎖存電路220的第一接口 I相連，其控制端與所述鎖存電路220的第二接口 2相連，其第二連接端接地;第六MOS管MN4的第一連接端與所述鎖存電路220的第二接口 2相連，其控制端與所述鎖存電路220的第一接口 I相連，其第二連接端接地。
[0025]在圖2所示的實施例中，第一MOS管MPl和第二MOS管MP2均為PMOS晶體管；第三MOS管麗I和第四MOS管麗2均為NMOS晶體管;所述第五MOS管麗3和第六MOS管麗4均為NMOS晶體管，第五MOS管MN3的第一連接端、控制端和第二連接端分別為漏極、柵極和源極，第六MOS管MN4的第一連接端、控制端和第二連接端分別為漏極、柵極和源極。
[0026]為了便于理解本發明，以下具體介紹圖2中的鎖存電路220是如何實現前述鎖存功能的。
[0027]階段1:第一電壓源VDDL和第二電壓源VDDH都處于上電狀態。
[0028]當電壓轉換器210的輸入端接收到的信號IN= VDDL時，通過反相器INVl輸出的信號ΙΝΒ = 0，從而使第四MOS管麗2導通，第三MOS管麗I截止，只要第四MOS管麗2的導通電阻小于第二 MOS管MP2的導通電阻一定程度，就可以把第二輸出節點OUTB的電壓拉到一個足夠低的電壓，使第一 MOS管MPl導通，第一 MOS管MPl會再把第一輸出節點OUTBB的電壓拉到VDDH，從而使第二 MOS管MP2截止，第二輸出節點OUTB就會被第四MOS管MN2拉到地，并通過第二反相器INV2后輸出電壓為VDDH的輸出信號0UT，此時，017^8 = 丫00!1，017^ = 0，第六皿)3管1財導通、第五MOS管麗3截止，其中，OUTBB為第一輸出節點OUTBB的電壓值，OUTB為第二輸出節點OUTB的電壓值，VDDL為第一電壓源VDDL的電壓值(其可稱為第一電壓域)，VDDH為第二電壓源VDDH的電壓值(其可稱為第二電壓域)。
[0029]階段2:第一電壓源VDDL下電，第二電壓源VDDH維持上電狀態。
[0030]第一電壓源VDDL下電后，信號IN和信號INB都將降至NMOS晶體管閾值電壓Vt以下，使得第三MOS管麗I和第四MOS管麗2均截止，此時因為第六MOS管麗4導通，第五MOS管麗3截止，第一 MOS管MPl導通，第二 MOS管MP2截止，這樣就可以將第一輸出節點OUTBB的電壓穩定維持在VDDH電位上，將第二輸出節點OUTB的電壓穩定維持在O電位上此時第一輸出節點OUTBB和第二輸出節點OUTB的電位正是第一電壓源VDDL下電前的值;而且因為第一輸出節點OUTBB和第二輸出節點OUTB都不處于float狀態;所以第二反相器INV2也不會存在漏電；而且由于此時第二輸出節點OUTB的電壓穩定維持在O電位，因此，輸出信號OUT確定在VDDH電位上。
[0031]需要特別說明的是，圖2所示的實施例中，所述第一電壓源VDDL的電壓值小于第二電壓源VDDH的電壓值，
[0032]需要特別說明的是，在其他實施例中，也可以采用現有技術中的其他結構的鎖存電路，只要是在第一電壓源VDDL關閉時，其可以分別將第一輸出節點OUTBB和第二輸出節點OUTB的電壓鎖存在第一電壓源VDDL關閉前的電壓值即可。
[0033]綜上所述，本發明在傳統電壓轉換器的基礎上增設鎖存電路，在第一電壓域VDDL的電壓源關閉時，該鎖存電路分別將第一輸出節點OUTBB和第二輸出節點OUTB的電壓鎖存在第一電壓域VDDL關閉前的電壓值，從而達到避免第二電壓域VDDH電路漏電，確定輸出信號的目的。
[0034]在本發明中，“連接”、相連、“連”、“接”等表示電性相連的詞語，如無特別說明，則表示直接或間接的電性連接。
[0035]需要指出的是，熟悉該領域的技術人員對本發明的【具體實施方式】所做的任何改動均不脫離本發明的權利要求書的范圍。相應地，本發明的權利要求的范圍也并不僅僅局限于前述【具體實施方式】。
【主權項】
1.一種電壓轉換電路，其特征在于，其包括電壓轉換器和鎖存電路， 所述電壓轉換器包括第一反相器、第二反相器、第一 MOS管、第二 MOS管、第三MOS管、第四MOS管，其中，第一反相器的輸入端與電壓轉換器的輸入端相連，第一反相器的輸出端與第三MOS管的柵極相連，第一反相器的電源端與第一電壓源相連;第三MOS管的源極接地，其漏極與第一 MOS管的漏極相連，第一 MOS管的源極與第二電壓源相連;第二 MOS管的源極與第二電壓源相連，其漏極與第四MOS管的漏極相連，第四MOS管的源極接地，第四MOS管的柵極與電壓轉換器的輸入端相連;第一MOS管和第三MOS管之間的連接節點為第一輸出節點，第二 MOS管和第四MOS管之間的連接節點為第二輸出節點；第一 MOS管的柵極與第二輸出節點相連，第二 MOS管的柵極與第一輸出節點相連;第二反相器的輸入端與第二輸出節點相連，第二反相器的輸出端與電壓轉換器的輸出端相連，第二反相器的電源端與第二電壓源相連， 所述鎖存電路的第一接口與第一輸出節點相連，其第二接口與第二輸出節點相連，在第一電壓源關閉時，所述鎖存電路分別將第一輸出節點和第二輸出節點的電壓鎖存在第一電壓源關閉前的電壓值。2.根據權利要求1所述的電壓轉換電路，其特征在于，所述鎖存電路包括第五MOS管和第六MOS管，第五MOS管的第一連接端與所述鎖存電路的第一接口相連，其控制端與所述鎖存電路的第二接口相連，其第二連接端接地;第六MOS管的第一連接端與所述鎖存電路的第二接口相連，其控制端與所述鎖存電路的第一接口相連，其第二連接端接地。3.根據權利要求2所述的電壓轉換電路，其特征在于， 所述第五MOS管和第六MOS管均為NMOS晶體管， 第五MOS管的第一連接端、控制端和第二連接端分別為漏極、柵極和源極;第六MOS管的第一連接端、控制端和第二連接端分別為漏極、柵極和源極。4.根據權利要求2所述的電壓轉換電路，其特征在于， 在階段1:第一電壓源和第二電壓源都處于上電狀態， 當電壓轉換器的輸入端接收到的信號IN=VDDL時，第四MOS管導通、第三MOS管截止、第一 MOS管導通、第二 MOS管截止，電壓轉換器的輸出端的輸出信號OUT = VDDH,且第六MOS管導通、第五MOS管截止； 在階段2:第一電壓源下電，第二電壓源維持上電狀態， 第一電壓源下電后，第三MOS管截止、第四MOS管截止，此時由于第六MOS管導通，第五MOS管截止，第一 MOS管導通，第二 MOS管截止，因此，將第一輸出節點的電壓穩定維持在VDDH電位上，將第二輸出節點的電壓穩定維持在O電位上， 其中，VDDL為第一電壓源的電壓值，VDDH為第二電壓源的電壓值。5.根據權利要求1所述的電壓轉換電路，其特征在于， 所述第一電壓源的電壓值小于第二電壓源的電壓值。6.根據權利要求1所述的電壓轉換電路，其特征在于， 所述第四MOS管的導通電阻小于第二 MOS管的導通電阻。7.根據權利要求1所述的電壓轉換電路，其特征在于， 第一 MOS管和第二 MOS管均為PMOS晶體管； 第三MOS管和第四MOS管均為NMOS晶體管。
【專利摘要】本發明提供一種電壓轉換電路，其包括電壓轉換器和鎖存電路，所述電壓轉換器包括第一反相器、第二反相器、第一MOS管、第二MOS管、第三MOS管、第四MOS管，所述電壓轉換器可以實現信號從第一電壓域到第二電壓域的轉換；所述鎖存電路的第一接口與第一輸出節點相連，其第二接口與第二輸出節點相連，在第一電壓源關閉時，所述鎖存電路分別將第一輸出節點和第二輸出節點的電壓鎖存在第一電壓源關閉前的電壓值。與現有技術相比，本發明在現有的電壓轉換器的基礎上增設有鎖存電路，在第一電壓域的電壓源關閉時，該鎖存電路將輸出節點的電壓鎖存在第一電壓域關閉前的電壓值，從而達到避免第二電壓域電路漏電，確定輸出信號的目的。
【IPC分類】H03K17/687
【公開號】CN105515560
【申請號】CN201610056353
【發明人】陸敏
【申請人】燦芯半導體(上海)有限公司
【公開日】2016年4月20日
【申請日】2016年1月27日