一種電壓轉換電路的制作方法
【專利說明】
【技術領域】
[0001]本發明涉及電路設計技術領域，特別涉及一種防漏電的電壓轉換電路。
【【背景技術】】
[0002]集成電路有時會包含兩個運作在不同電壓域的電路，例如，集成電路的核心(core)部分在運作時的電壓域VDDL通常會低于輸入/輸出(I/O)電路的電壓域VDDH，以減小功耗，并因此可以使用更小的晶體管，從而減小整顆芯片的面積。因此，集成電路常利用電壓轉換器來調整輸入信號的電壓域值，使輸出信號在較高或較低的另一個電壓域電路里正常工作。
[0003]請參考圖1所示，其為傳統的一種電壓轉換器的電路示意圖，圖1所示的電壓轉換器包括PMOS晶體管MPl和MP2，NM0S晶體管MNl和MN2，反相器INVl和INV2，其中，INVl是VDDL電壓域的反相器，INV2是VDDH電壓域的反相器。當電路接收到來自core的輸入信號IN后，通過反相器INVl會產生一個與輸入信號IN反向的信號INB，然后將信號IN和信號INB分別輸入到NMOS晶體管MN2和MNl的柵極。當輸入信號IN=VDDL時，通過反相器INVl得到的信號INB =O，從而使匪OS晶體管麗2導通、MN1截止，只要匪OS晶體管MN2的導通電阻小于PMOS晶體管MP2的導通電阻一定程度，就可以把OUTB節點的電壓拉低到足夠低，使PMOS晶體管MPI導通，PMOS晶體管MPI會再把OUTBB節點的電壓拉到等于VDDH，從而使PMOS晶體管MP2截止，OUTB節點的電壓就會被匪OS晶體管MN2拉到地，并通過反相器INV2后輸出電壓為VDDH的輸出信號OUT。
[0004]這樣，圖1所示的電壓轉換器就實現了對信號IN從低電壓閾VDDL到高電壓閾VDDH的轉換。我們為了達到省電的目的，經常會把core部分的電源VDDL關掉，I/O部分的電源VDDH保留，但是，在電源VDDL被關掉后，會出現VDDH域電路漏電和輸出信號OUT不確定的問題。
[0005]因此，有必要提供一種改進的技術方案來解決上述問題。
【
【發明內容】
】
[0006]本發明的目的在于提供一種電壓轉換電路，其不僅可以實現信號從第一電壓域到第二電壓域的轉換，而且在第一電壓域的電壓源關閉時，可以避免第二電壓域電路漏電，且可以確定輸出信號。
[0007]為了解決上述問題，本發明提供一種電壓轉換電路，其包括電壓轉換器和鎖存電路。所述電壓轉換器包括第一反相器、第二反相器、第一 MOS管、第二 MOS管、第三MOS管、第四MOS管，其中，第一反相器的輸入端與電壓轉換器的輸入端相連，第一反相器的輸出端與第三MOS管的柵極相連，第一反相器的電源端與第一電壓源相連;第三MOS管的源極接地，其漏極與第一 MOS管的漏極相連，第一 MOS管的源極與第二電壓源相連;第二 MOS管的源極與第二電壓源相連，其漏極與第四MOS管的漏極相連，第四MOS管的源極接地，第四MOS管的柵極與電壓轉換器的輸入端相連;第一MOS管和第三MOS管之間的連接節點為第一輸出節點，第二MOS管和第四MOS管之間的連接節點為第二輸出節點；第一MOS管的柵極與第二輸出節點相連，第二 MOS管的柵極與第一輸出節點相連;第二反相器的輸入端與第二輸出節點相連，第二反相器的輸出端與電壓轉換器的輸出端相連，第二反相器的電源端與第二電壓源相連。所述鎖存電路的第一接口與第一輸出節點相連，其第二接口與第二輸出節點相連，在第一電壓源關閉時，所述鎖存電路分別將第一輸出節點和第二輸出節點的電壓鎖存在第一電壓源關閉前的電壓值。
[0008]進一步的，所述鎖存電路包括第五MOS管和第六MOS管，第五MOS管的第一連接端與所述鎖存電路的第一接口相連，其控制端與所述鎖存電路的第二接口相連，其第二連接端接地;第六MOS管的第一連接端與所述鎖存電路的第二接口相連，其控制端與所述鎖存電路的第一接口相連，其第二連接端接地。
[0009]進一步的，所述第五MOS管和第六MOS管均為匪OS晶體管，第五MOS管的第一連接端、控制端和第二連接端分別為漏極、柵極和源極;第六MOS管的第一連接端、控制端和第二連接端分別為漏極、柵極和源極。
[0010]進一步的，在階段1:第一電壓源和第二電壓源都處于上電狀態，當電壓轉換器的輸入端接收到的信號IN = VDDL時，第四MOS管導通、第三MOS管截止、第一MOS管導通、第二MOS管截止，電壓轉換器的輸出端的輸出信號OUT = VDDH,且第六MOS管導通、第五MOS管截止;在階段2:第一電壓源下電，第二電壓源維持上電狀態，第一電壓源下電后，第三MOS管截止、第四MOS管截止，此時由于第六MOS管導通，第五MOS管截止，第一 MOS管導通，第二 MOS管截止，因此，將第一輸出節點的電壓穩定維持在VDDH電位上，將第二輸出節點的電壓穩定維持在O電位上，其中，VDDL為第一電壓源的電壓值，VDDH為第二電壓源的電壓值。
[0011]進一步的，所述第一電壓源的電壓值小于第二電壓源的電壓值。
[0012]進一步的，所述第四MOS管的導通電阻小于第二MOS管的導通電阻。
[0013]進一步的，第一MOS管和第二MOS管均為PMOS晶體管；第三MOS管和第四MOS管均為NMOS晶體管。
[0014]與現有技術相比，本發明在現有的電壓轉換器的基礎上增設有鎖存電路，在第一電壓域的電壓源關閉(即輸入信號的電壓源關閉)時，該鎖存電路將輸出節點的電壓鎖存在第一電壓域關閉前的電壓值，從而達到避免第二電壓域電路漏電，確定輸出信號的目的。
【【附圖說明】】
[0015]為了更清楚地說明本發明實施例的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其它的附圖。其中:
[0016]圖1其為傳統的一種電壓轉換器的電路示意圖；
[0017]圖2為本發明在一個實施例中的電壓轉換電路的電路示意圖。
【【具體實施方式】】
[0018]為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖和【具體實施方式】對本發明作進一步詳細的說明。
[0019]此處所稱的“一個實施例”或“實施例”是指可包含于本發明至少一個實現方式中的特定特征、結構或特性。在本說明書中不同地方出現的“在一個實施例中”并非均指同一個實施例，也不是單獨的或選擇性的與其他實施例互相排斥的實施例。除非特別說明，本文中的連接、相連、相接的表示電性連接的詞均表示直接或間接電性相連。
[0020]對于上述【背景技術】中傳統電壓轉換器存在的技術問題，發明人通過深入探究其原因得知:在產生輸入信號IN的電壓源VDDL關閉后，NMOS晶體管麗I和麗2的柵極電壓IN和INB會降至NMOS晶體管的閾值電壓Vt以下，使得NMOS晶體管麗I和麗2截止，此時，OUTB節點處于浮接(float)狀態，因為僅靠PMOS晶體管MPl和MP2只能將一個節點(0UTBB節點或OUTB節點)拉至VDDH，另外一個節點因為缺少對地的漏電路徑停在VDDH/2附近，使反相器INV2中的PMOS晶體管和NMOS晶體管同時導通，從而造成反相器INV2的漏電現象。另外，由于此時輸出端OUT的電壓是不確定的，有可能會造成后級的錯誤。
[0021]鑒于上述分析，發明人對傳統的電壓轉換器進行了改進。請參考圖2所示，其為本發明在一個實施例中的電壓轉換電路的電路示意圖，圖2所示的電壓轉換電路包括電壓轉換器210和鎖存(Latch)電路220。
[0022]所述電壓轉換器210包括第一反相器INVl、第二反相器INV2、第一 MOS管MPl、第二MOS管MP2、第三MOS管麗1、第四MOS管麗2，其中，第一反相器INVl的輸入端與電壓轉換器210的輸入端IN相連，第一反相器INVl的輸出端與第三MOS管MNl的柵極相連，第一反相器INVl的電源端與第一電壓源VDDL相連;第三MOS管麗I的源極接地，其漏極與第一 MOS管MPl的漏極相連，第一 MOS管MPl的源極與第二電壓源VDDH相連;第二 MOS管MP2的源極與第二電壓源VDDH相連，其漏極與第四MOS管麗2的漏極相連，第四MOS管麗2的源極接地，第四MOS管麗2的柵極與電壓轉換器210的輸入端IN相連；第一 MOS管MPl和第三MOS管MNl之間的連接節點OUTBB為第一輸出節點，第二MOS管MP2和第四MOS管麗2之間的連接節點OUTB為第二輸出節點；第一 MOS管MPl的柵極與第二輸出節點OUTB相連，第二 MOS管MP2的柵極與第一輸出節點OUTBB相連;第二反相器INV2的輸入端與第二輸出節點OUTB相連，第二反相器INV2的輸出端與電壓轉換器的