K(1)、CK(1. 5)、CK(2)、CK(2. 5)、CK(3)、...、CK(N-〇. 5)、CK(N)、CK(N+0. 5)與反 饋時鐘信號CKfb)。本實施例所示電壓控制延遲線510可以任何方式實施之。舉例來說，在 一些實施例中，電壓控制延遲線510可能包含延遲胞串。延遲胞串可以接收參考時鐘信號 CKref，以及延遲參考時鐘信號CKref而獲得時鐘信號CK(0. 5)~CK(N+0. 5)與反饋時鐘信 號CKfb。延遲胞串中的每一個延遲胞的延遲時間受控于控制電壓Vctrl。因此，電壓控制 延遲線510可以依據控制電壓Vctrl來調整時鐘信號CK(0. 5)~CK(N+0. 5)與反饋時鐘信 號CKfb之間的相位關系。
[0099] 取樣電路550的多個時鐘觸發端耦接電壓控制延遲線510所產生時鐘信號中的部 分或全部（例如時鐘信號CK(1)、CK(2)、CK(3)、…、CK(N))。取樣電路550的數據輸入端 接收數據信號〇2。取樣電路550根據時鐘信號0((1)、0((2)、0((3)、~、0(沏來取樣數 據信號D2而產生多個輸出數據Dout。
[0100] 圖5所示相位檢測器130包括一或多個時鐘對數據相位檢測器。舉例來說，相位 檢測器130可能包括時鐘對數據相位檢測器133_1、133_2、…、133_N。時鐘對數據相位檢 測器133_1~133_N當中每一者可以接收并檢測數據信號D2與這些時鐘信號CK(0. 5)~ CK(N+0. 5)中的多個對應的時鐘信號的相位關系，而對應地輸出檢測結果給控制電壓產生 電路140。控制電壓產生電路140至少根據時鐘對數據相位檢測器133_1~133_N所輸出 的所述檢測結果而產生控制電壓Vctrl給電壓控制延遲線510。電壓控制延遲線510依據 控制電壓Vctrl調整時鐘信號CK(0. 5)~CK(N+0. 5)與反饋時鐘信號CKfb之間的相位關 系，以使時鐘信號CK(1)、CK(2)、CK(3)、…、CK(N)的相位相于數據信號D2的相位。
[0101] 舉例來說，時鐘對數據相位檢測器133_1可以檢測數據信號D2相位與時鐘信號 CK(0. 5)、CK(1)、CK(1. 5)相位的誤差，而將此相位誤差（檢測結果）輸出給控制電壓產生 電路140。時鐘對數據相位檢測器133_2可以檢測數據信號D2相位與時鐘信號CK(1. 5)、 CK(2)、CK(2. 5)相位的誤差，而將此相位誤差（檢測結果）輸出給控制電壓產生電路140。 以此類推，時鐘對數據相位檢測器133_N可以檢測數據信號D2相位與時鐘信號CK(N-0. 5)、 CK(N)、CK(N+0.5)相位的誤差，而將此相位誤差（檢測結果）輸出給控制電壓產生電路 140。因此，電壓產生電路140可以控制電壓控制延遲線510,以使時鐘信號CK(1)、CK(2)、 CK(3)、…、CK(N)的相位相等于數據信號D2的相位。
[0102] 圖6、圖7與圖8是不同狀況范例說明圖5所示時鐘對數據相位檢測器的信號時 序示意圖。圖6、圖7與圖8將以時鐘對數據相位檢測器133_2作為說明范例，其他時鐘對 數據相位檢測器（例如133_1與133_N)可以參照時鐘對數據相位檢測器133_2的相關說 明而類推。時鐘對數據相位檢測器133_2可以檢測數據信號D2相位與時鐘信號CK(1. 5)、 CK(2)、CK(2. 5)相位的誤差。時鐘對數據相位檢測器133_2可以依照時鐘信號CK(1. 5)、 CK(2)、CK(2. 5)的時序去取樣數據信號D2,而獲得取樣數據Q1、Q2與Q3。取樣數據Q1、Q2 與Q3的真值表請詳參表1。
[0103] 表1 :真值表
[0104]
[0105] 圖6所示為理想上時鐘信號CK(2)相位符合于數據信號D2相位的狀況示意圖。在 圖6所示狀況下，時鐘對數據相位檢測器133_2可以判斷取樣數據Q1、Q2與Q3符合表1所 示真值表的哪一個狀態，進而發出"保持（hold) "的檢測結果給控制電壓產生電路140。
[0106] 圖7所示為時鐘信號CK(2)相位過早于數據信號D2相位的狀況示意圖。在圖7 所示狀況下，時鐘對數據相位檢測器133_2可以判斷取樣數據Q1、Q2與Q3符合表1所示真 值表的哪一個狀態。當Q1 =Q2古Q3時，表示時鐘取樣相位（ClockSamplingPhase)過 早，因此時鐘對數據相位檢測器133_2可以發出"過早（early) "的檢測結果給控制電壓產 生電路140。控制電壓產生電路140受時鐘對數據相位檢測器133_2的檢測結果的影響而 控制電壓控制延遲線510,以將時鐘信號CK(1. 5)、CK(2)、CK(2. 5)的相位延后。因此，電壓 控制延遲線510可以將時鐘信號CK(1. 5)、CK(2)、CK(2. 5)的相位調整至如圖6所示相位一 般。
[0107] 圖8所示為時鐘信號CK(2)相位過晚于數據信號D2相位的狀況示意圖。在圖8 所示狀況下，時鐘對數據相位檢測器133_2可以判斷取樣數據Q1、Q2與Q3符合表1所示真 值表的哪一個狀態。當Q1古Q2 =Q3時，表示時鐘取樣相位過晚，因此時鐘對數據相位檢 測器133_2可以發出"過晚（late) "的檢測結果給控制電壓產生電路140。控制電壓產生 電路140受時鐘對數據相位檢測器133_2的檢測結果的影響而控制電壓控制延遲線510,以 將時鐘信號CK(1. 5)、CK(2)、CK(2. 5)的相位提前。因此，電壓控制延遲線510可以將時鐘 信號CK(1. 5)、CK(2)、CK(2. 5)的相位調整至如圖6所示相位一般。
[0108] 圖5所示控制電壓產生電路140包括一或多個電荷泵以及一回路濾波器146。舉 例來說，控制電壓產生電路140可能包括電荷泵141、143_1、143_2、…、143_N。圖5所示 控制電壓產生電路140、電荷泵141、143_1、143_2、…、143_N以及回路濾波器146可以參 照圖3所示控制電壓產生電路140、電荷泵141、142_1、142_2、…、142_N以及回路濾波器 146的相關說明而類推。電荷泵141的輸入端耦接至頻率檢測器120的輸出端以接收檢測 結果121。電荷泵143_1~143_N當中每一者具有一輸入端耦接至時鐘對數據相位檢測器 133_1~133_N當中一對應的相位檢測器的輸出端。舉例來說，電荷泵143_1的輸入端耦接 至時鐘對數據相位檢測器133_1的輸出端，以接收時鐘對數據相位檢測器133_1的檢測結 果。電荷泵143_2的輸入端耦接至時鐘對數據相位檢測器133_2的輸出端，以接收時鐘對 數據相位檢測器133_2的檢測結果。以此類推，電荷泵143_N的輸入端耦接至時鐘對數據 相位檢測器133_N的輸出端，以接收時鐘對數據相位檢測器133_N的檢測結果。
[0109] 回路濾波器146的輸入端耦接至電荷泵141、143_1~143_N的輸出端。回路濾波 器146的輸出端輸出控制電壓Vctrl。時鐘對數據相位檢測器133_1~133_N依據數據信 號D2與時鐘信號的相位誤差而輸出誤差信號。電荷泵143_1~143_N各自依據此誤差信 號而對回路濾波器146進行充電或放電，進而改變控制電壓Vctrl。依據不同設計需求，控 制電壓產生電路140的實施方式不應受限于圖5所示。在其他實施例中，圖5所示控制電 壓產生電路140的實施方式可以參考圖10所示控制電壓產生電路140的相關說明（容后 詳述）而類推。
[0110] 依據不同設計需求，控制電壓產生電路140的實施方式不應受限于圖5所示。在 其他實施例中，圖5所示控制電壓產生電路140的實施方式可以參考圖10所示控制電壓產 生電路140的相關說明（容后詳述）而類推。
[0111] 基于上述，除了頻率檢測器120檢測參考時鐘信號CKref與反饋時鐘信號CKfb二 者之間的頻率相位關系之外，時鐘對數據相位檢測器133_1~133_N還可以檢測數據信號 D2與電壓控制延遲線110所輸出不同相位的多個時鐘信號CK(0. 5)~CK(N+0. 5)之間的相 位誤差。因此，時鐘數據回復裝置500可以增加檢測/校正次數，進而可以提升對噪聲的抵 抗能力。
[0112] 圖9是本發明又一實施例說明一種時鐘數據回復裝置的電路方塊示意圖。圖9所 示時鐘數據回復裝置900包括一電壓控制延遲線910、一頻率檢測器120、一或多個相位檢 測器130、一控制電壓產生電路140、一取樣電路550、一偏差補償（skewcompensation)裝 置960、一參考時鐘產生器970以及一額外相位檢測器980。圖9所示時鐘數據回復裝置 900、電壓控制延遲線910、頻率檢測器120、相位檢測器130以及控制電壓產生電路140可 以參照圖1所示時鐘數據回復裝置100、電壓控制延遲線110、頻率檢測器120、相位檢測器 130以及控制電壓產生電路140的相關說明而類推。圖9所示取樣電路550可以參照圖5 所示取樣電路550的相關說明而類推。
[0113] 參考時鐘產生器970的輸入端接收原數據信號D1，以及參考時鐘產生器970的一 或多個第二輸入端接收電壓控制延遲線910所產生的時鐘信號當中一或多者。在某些時鐘 內嵌（Clock-Embedded)接口信號協議里，原數據信號D1的標頭（Header)可以帶有某種轉 態（Transition)編碼形式的虛擬時鐘數據（DummyClockData),例如"01"、"10"、"001"、 "110"、"011"、"100"、"0011"或"1100"等。根據原數據信號01與電壓控制延遲線910所 產生的時鐘信號，參考時鐘產生器970可以從標頭中抽出/產生參考時鐘信號CKref。本實 施例所示參考時鐘產生器970可以任何方式實施之。舉例來說，在一些實施例中，參考時鐘 產生器970可以是現有參考時鐘產生電路。現有參考時鐘產生電路為公知技術，故在此不 予贅述。
[0114] 參考時鐘產生器970可以從原數據信號D1抽出/產生參考時鐘信號CKref。因 此，相較于參考時鐘信號CKref而言，原數據信號D1存在偏差（skew)量。偏差補償裝置 960的輸入端接收原數據信號D1，以及偏差補償裝置960的輸出端輸出數據信號D2至取樣 電路550的數據輸入端。偏差補償裝置960可以補償原數據信號D1的偏差量，以輸出經補 償后的數據信號D2。本實施例所示偏差補償裝置960可以任何方式實施之。舉例來說，在 一些實施例中，偏差補償裝置960可以是現有偏差補償電路。現有偏差補償電路為公知技 術，故在此不予贅述。
[0115] 請參照圖9,電壓控制延遲線910可以依據參考時鐘信號CKref與控制電壓產 生電路140所產生的控制電壓Vctrl而對應產生不同相位的多個時鐘信號（例如圖9所 示CK(0· 5)、CK(1)、CK(1. 5)、CK(2)、CK(2. 5)、CK(3)、...、CK(N-0. 5)、CK(N)、CK(N+0. 5)、 CK(N+l)、CK(N+2)、CK(N+3)、...、CK(N+N)與反饋時鐘信號CKfb)。本實施例所示電壓控制 延遲線910可以任何方式實施之。舉例來說，在一些實施例中，電壓控制延遲線910可能包 含延遲胞串。延遲胞串可以接收參考時鐘信號CKref，以及延遲參考時鐘信號CKref而獲得 時鐘信號CK(0. 5)~CK(N+0. 5)、CK(N+1)~CK(N+N)與反饋時鐘信號CKfb。延遲胞串中 的每一個延遲胞的延遲時間受控于控制電壓Vctrl。因此，電壓控制延遲線910可以依據 控制電壓Vctrl來調整時鐘信號CK(0. 5)~CK(N+0. 5)、CK(N+1)~CK(N+N)與反饋時鐘信 號CKfb之間的相位關系。時鐘信號CK(0. 5)~CK(N+0. 5)、CK(N+1)~CK(N+N)與反饋時 鐘?目號CKfb之間的相位關系可以參照圖4與圖6的相關說明。
[0116] 圖9所示相位檢測器130包括一或多個時鐘對時鐘相位檢測器以及一或多個時 鐘對數據相位檢測器。舉