時鐘數據回復裝置的制造方法
【技術領域】
[0001] 本發明是有關于一種電子裝置，且特別是有關于一種時鐘數據回復裝置。
【背景技術】
[0002] 在某些時鐘內嵌（Clock-Embedded)顯示器接口電路通道信號協議里，傳送端會 將數據分段，并將數段數據（例如N段數據）加上一個標頭（Header)而組成包。標頭可以 帶有某種轉態（Transition)編碼形式的虛擬時鐘數據（DummyClockData),例如"01"、 "10"、"001"、"110"、"011"、"100"、"0011"或"1100"等，以便將時鐘信號的相位信息嵌入數 據信號中。接收端的時鐘數據回復（ClockandDataRecovery,⑶R)裝置可以依據此包標 頭的虛擬時鐘數據而從數據信號中抽出時鐘信號。時鐘數據回復裝置一般分為延遲鎖定回 路（DelayLockedLoop,簡稱DLL)類型與鎖相回路（PhaseLockedLoop,簡稱PLL)類型。 兩種架構相比，傳統的DLL類型時鐘數據回復裝置具有較佳的數據抖動容忍（DataJitter Tolerance)能力，但對電力噪聲（PowerNoise)的抵抗能力較差。其主要原因在于，傳統的 DLL類型時鐘數據回復裝置的回復時鐘（RecoveredClock)周期為N，也就是每N段數據才 能校正一次時鐘信號。傳統的DLL類型時鐘數據回復裝置對于快速且劇烈的電力噪聲抖動 將來不及反應。
【發明內容】
[0003] 本發明提供一種時鐘數據回復裝置。時鐘數據回復裝置可以增加檢測/校正次 數，以提升對噪聲的抵抗能力。
[0004] 本發明實施例所提供時鐘數據回復裝置包括一電壓控制延遲線、一或多個相位檢 測器以及一控制電壓產生電路。電壓控制延遲線依據參考時鐘信號與控制電壓對應產生不 同相位的多個時鐘信號。該一或多個相位檢測器當中每一者各自包括一第一輸入端與一或 多個第二輸入端。該一或多個相位檢測器檢測該第一輸入端所接收的一第一輸入信號與該 一或多個第二輸入端所接收的一或多個第二輸入信號彼此之間的相位相對關系，而個別地 產生一檢測結果。其中，一數據信號或該多個時鐘信號當中之一者作為該第一輸入信號，以 及該多個時鐘信號當中的一或多者作為該一或多個第二輸入信號。控制電壓產生電路耦接 至該一或多個相位檢測器的輸出端與該電壓控制延遲線之間。控制電壓產生電路至少根據 該一或多個相位檢測器的所述檢測結果而對應產生該控制電壓。
[0005] 在本發明的一實施例中，上述的一或多個相位檢測器包括一或多個時鐘對時鐘相 位檢測器。該一或多個時鐘對時鐘相位檢測器當中每一個經配置以接收并檢測該些時鐘信 號中的兩對應的時鐘信號之間的相位關系而對應輸出一檢測結果給該控制電壓產生電路。 控制電壓產生電路至少根據該一或多個時鐘對時鐘相位檢測器所輸出的所述檢測結果而 產生該控制電壓。
[0006] 在本發明的一實施例中，上述的一或多個相位檢測器包括一或多個時鐘對數據相 位檢測器。該一或多個時鐘對數據相位檢測器當中每一者經配置以接收并檢測該數據信號 與該些時鐘信號中的多個對應的時鐘信號的相位關系而輸出一檢測結果給該控制電壓產 生電路。其中，該控制電壓產生電路至少根據該一或多個時鐘對數據相位檢測器輸出的所 述檢測結果而產生該控制電壓。
[0007] 在本發明的一實施例中，上述的一或多個相位檢測器包括一或多個時鐘對時鐘相 位檢測器以及一或多個時鐘對數據相位檢測器。該一或多個時鐘對時鐘相位檢測器當中每 一者經配置以接收并檢測該些時鐘信號當中兩個對應的時鐘信號之間的相位關系而對應 輸出一第一檢測結果給該控制電壓產生電路。該一或多個時鐘對數據相位檢測器當中每一 者經配置以接收并檢測該數據信號與該些時鐘信號中的多個對應的時鐘信號的相位關系 而對應輸出一第二檢測結果給該控制電壓產生電路。其中，該控制電壓產生電路至少根據 該一或多個時鐘對時鐘相位檢測器輸出的所述第一檢測結果以及該一或多個時鐘對數據 相位檢測器輸出的所述第二檢測結果而產生該控制電壓。
[0008] 在本發明的一實施例中，上述的電壓控制延遲線依據該控制電壓調整該多個時鐘 信號之間的相位關系，以使該一或多個相位檢測器每一者的該第一輸入信號的相位與該第 二輸入信號的相位相差360度。
[0009] 在本發明的一實施例中，上述的控制電壓產生電路包括一或多個電荷泵以及一回 路濾波器。該一或多個電荷泵當中每一者具有一輸入端耦接至該一至多個相位檢測器當中 一對應的相位檢測器的該輸出端。該一回路濾波器具有一輸入端耦接至該一至多個電荷泵 的一至多個輸出端，以及一輸出端輸出該控制電壓。
[0010] 在本發明的一實施例中，上述的控制電壓產生電路包括一或多個脈沖組合器、一 或多個電荷泵以及一回路濾波器。該一或多個脈沖組合器當中每一者具有多個輸入端，該 多個輸入端當中每一者各自耦接至該一至多個相位檢測器當中一對應的相位檢測器的該 輸出端。該一或多個電荷泵當中每一者具有一輸入端耦接至該一至多個脈沖組合器當中一 對應的脈沖組合器的一輸出端。該一回路濾波器具有一輸入端耦接至該一至多個電荷泵的 一至多個輸出端，以及一輸出端輸出該控制電壓。
[0011] 在本發明的一實施例中，上述的時鐘數據回復裝置還包括一頻率檢測器。頻率檢 測器接收并檢測該參考時鐘信號與該些時鐘信號中的一反饋時鐘信號的頻率相對關系而 對應輸出一檢測結果。其中，該控制電壓產生電路還根據該頻率檢測器的該檢測結果產生 該控制電壓。
[0012] 在本發明的一實施例中，上述的時鐘數據回復裝置還包括一額外相位檢測器。額 外相位檢測器經配置以接收并檢測該參考時鐘信號與該些時鐘信號中的一反饋時鐘信號 的相位關系而對應輸出一檢測結果。其中，該控制電壓產生電路還根據該額外相位檢測器 的該檢測結果產生該控制電壓。
[0013] 在本發明的一實施例中，上述的時鐘數據回復裝置還包括一參考時鐘產生器。參 考時鐘產生器具有一第一輸入端接收一原數據信號，以及一或多個第二輸入端接收該多個 時鐘信號當中一或多者。參考時鐘產生器根據該原數據信號與該一或多個時鐘信號產生該 參考時鐘信號。
[0014] 在本發明的一實施例中，上述的時鐘數據回復裝置還包括一取樣電路。取樣電路 具有多個時鐘觸發端耦接該些時鐘信號中的部分或全部，以及一數據輸入端接收該數據信 號。取樣電路根據該該部分或全部的時鐘信號來取樣該數據信號而產生多個輸出數據。
[0015] 在本發明的一實施例中，上述的時鐘數據回復裝置還包括一偏差補償裝置。偏差 補償裝置具有一輸入端接收該原數據信號，以及一輸出端輸出該數據信號至該取樣電路的 該數據輸入端。
[0016] 基于上述，本發明實施例所述時鐘數據回復裝置可以利用電壓控制延遲線所輸出 不同相位的多個時鐘信號來增加檢測/校正次數，和/或是利用高速的數據信號與不同相 位的多個時鐘信號之間的相位關系來增加檢測/校正次數。因此，時鐘數據回復裝置可以 提升對噪聲的抵抗能力。
[0017] 為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合附圖作詳 細說明如下。
【附圖說明】
[0018] 圖1是本發明一實施例說明一種時鐘數據回復裝置的電路方塊示意圖；
[0019] 圖2是本發明一實施例說明圖1所示電壓控制延遲線的信號時序示意圖；
[0020] 圖3是本發明另一實施例說明一種時鐘數據回復裝置的電路方塊示意圖；
[0021] 圖4是本發明另一實施例說明圖3所示電壓控制延遲線的信號時序示意圖；
[0022] 圖5是本發明再一實施例說明一種時鐘數據回復裝置的電路方塊示意圖；
[0023] 圖6、圖7與圖8是不同狀況范例說明圖5所示時鐘對數據相位檢測器的信號時序 不意圖；
[0024] 圖9是本發明又一實施例說明一種時鐘數據回復裝置的電路方塊示意圖；
[0025] 圖10是本發明又一實施例說明一種時鐘數據回復裝置的電路方塊示意圖；
[0026] 圖11是本發明又一實施例說明一種時鐘數據回復裝置的電路方塊示意圖；
[0027] 圖12是本發明實施例說明圖11所示取樣電路的電路方塊示意圖；
[0028] 圖13是本發明再一實施例說明一種時鐘數據回復裝置的電路方塊示意圖。
[0029] 附圖標記說明：
[0030] 100:時鐘數據回復裝置；
[0031] 110 :電壓控制延遲線；
[0032] 120 :頻率檢測器；
[0033] 121 :檢測結果；
[0034] 130 :相位檢測器；
[0035] 131 :檢測結果；
[0036] 132_1~132_N:時鐘對時鐘相位檢測器；
[0037] 133_1~133_N:時鐘對數據相位檢測器；
[0038] 140 :控制電壓產生電路；
[0039] 141:電荷泵；
[0040] 142 :電荷泵；
[0041] 142_1~142_N:電荷泵；
[0042] 143 :電荷泵；
[0043] 143_1~143_N:電荷泵；
[0044] 144 :電荷泵；
[0045] 146:回路濾波器；
[0046] 147 :脈沖組合器；
[0047] 148 :脈沖組合器；
[0048] 149 :脈沖組合器；
[0049] 310:電壓控制延遲線；
[0050] 500 :時鐘數據回復裝置；
[0051] 510:電壓控制延遲線；
[0052] 550:取樣電路；
[0053] 900 :時鐘數據回復裝置；
[0054] 910:電壓控制延遲線；
[0055] 960 :偏差補償裝置；
[0056] 970 :參考時鐘產生器；
[0057] 980 :額外相位檢測器；
[0058] 1000 :時鐘數據回復裝置；
[0059] 1100 :時鐘數據回復裝置；
[0060] 1150:取樣電路；
[0061] 1151 :檢測結果；
[0062] 1300 :時鐘數據回復裝置；
[0063] CK(0. 5)~CK(N+N):時鐘信號；
[0064] CK⑴：時鐘信號；
[0065] CK(j):時鐘信號；
[0066] CKfb:反饋時鐘信號；
[0067] CKref:參考時鐘信號；
[0068] CMP(l)~CMP(N):比較電路；
[0069] D:輸入端；
[0070] D1 :原數據信號；
[0071] D2:數據信號；
[0072] Do(0)~Do(N):輸出數據；
[0073] Dout:輸出數據；
[0074] FFD⑹~FFD(N):正反器；
[0075] FFT(l)~FFT(N):正反器；
[0076] PC:脈沖組合器；
[0077] Q:輸出端；
[0078] Q1、Q2、Q3 :取樣數據；
[0079] T(l)~T(N):轉態數據；
[0080] Vctrl:控制電壓。
【具體實施方式】
[0081] 在本發明說明書全文（包括權利要求書）中所使用的"耦接"一詞可指任何直接 或間接的連接手段。舉例而言，若文中描述第一裝置耦接于第二裝置，則應該被解釋成該第 一裝置可以直接連接于該第二裝置，或者該第一裝置可以通過其他裝置或某種連接手段而 間接地連接至該第二裝置。另外，凡可能之處，在附圖及實施方式中使用相同標號的元件/ 構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構 件/步驟可以