控制節點Ncts的信號電平調節到第二電平。當具有預定電平的控制信號CKm通過控制電路120傳輸到控制節點Ncts時，信號路徑或通道可被視為等效于包括電阻器的電路。以下將進行進一步的詳細說明。
[0025]圖2是圖1所示的控制電路120 —實施例的等效示意圖。結合圖1和圖2所示，信號產生電路110還可對控制電路220產生控制信號CMUX，控制電路220包括但不限于晶體管M及電平移位電路224。晶體管M具有控制節點乂、連接節點Ntt及連接節點N CB，其中連接節點^耦接到采樣開關M ss的控制節點N CTS，連接節點NeJI接到控制信號CK Mo電平移位電路224耦接于控制節點Ne與連接節點ΝεΒ之間，并被配置成根據控制信號Cmux增大控制節點隊與連接節點N⑶之間的電壓差，換言之，電平移位電路224為升壓電路(voltageboosting circuit)，且自舉開關包括晶體管M及電平移位電路224。
[0026]在改變控制信號CKm的信號電平以調節控制節點Ncts的信號電平之前，可將控制信號CKm耦接到控制節點N CTSO具體而言，當控制節點Ncts的信號電平對應于第一電平時，通過控制信號Cmux增大控制節點Ne與連接節點ΝεΒ之間的電壓差，信號移位電路224可在控制信號CKm的信號電平變化到預定電平以調節控制節點Ncts的信號電平之前接通晶體管Μ。并且在晶體管M接通之后，本實施例的控制電路220可以等效為圖2所示的一電阻器R。
[0027]當控制電路中的一個或多個開關元件為一個或多個晶體管時，晶體管失配可導致定時偏斜。在本領域的公知常識中，定時偏斜可表不為m 1X △ Vth，其中m 1是控制彳目號(例如，時鐘信號)的信號電平隨時間變化的變化率的倒數，A Vth是晶體管兩端的閾值電壓變化。通過采用前述控制方案，采樣開關的控制電路可由包含電阻器的等效電路來建模。基于此，各信號路徑之間的定時偏斜可由等效電路失配而非表達式HI1X AVth引起，并且與表達式Hi1X AVth相比，各信號路徑之間的等效電路失配則小的多，尤其是當晶體管(例如，晶體管M)的門極與漏極之間的電壓差足夠大時。因此，本發明實施例所提出的控制方案可大大提尚米樣電路的性能。
[0028]應該理解到，以上所述僅用于說明本發明的發明目的，而并非意在限制本發明。在本發明的其他實施例中，所提出的控制方案可用于各種采樣電路中，例如，所提出的控制方案可用于使用不同于圖1所示的另一底板采樣方案的采樣電路中(例如，輸入開關swP/swN可為其他類型的開關電路來)；又如，所提出的控制方案可用于使用頂板采樣的采樣電路中。在另一實施例中，所提出的采樣電路可對單一輸入信號(即，單端架構)執行采樣及保持操作。此外，前述第一電平和第二電平并非僅限于低電平和高電平。并且，圖1所示控制電路120可由各種不同的電路拓撲結構來實施，例如圖3所示，控制電路320的架構是基于圖2所示的控制電路220的架構，其中主要區別在于包含于控制電路320中的電平移位電路324不耦接在控制節點N。與連接節點Nra之間，電平移位電路324耦接到晶體管M的控制節點Ne，并根據控制信號Cmux對控制節點N ^施加偏壓V B，只要施加的偏壓Vb高到足以接通晶體管M，也可獲得前述包括電阻器的等效電路。
[0029]為了更好地理解本發明提出的控制方案，以下將描述在具有四個通道的時間交錯式ADC中采樣電路的操作。
[0030]圖4是本發明另一實施例的采樣電路的等效示意圖。在本實施例中，采樣電路400的單通道采樣架構是基于圖1所示采樣電路100的架構，包括基于圖2所示控制電路220控制采樣開關MSS1/MSS2/MSS3/MSS4的開關狀態的控制電路420。如圖4所示，控制電路420的每個通道內包括至少一個晶體管(晶體管M1ZiMyM3ZiM4)及對應的一個電平移位電路(電平移位電路424_1/424_2/424_3/424_4)，其中，每個電平移位電路是由對應的控制信號(控制信號CKMUX1/CKMUX2/CKMUX3/CKMUX4)進行控制，以將控制信號CKm選擇性地耦接到每個晶體管對應的控制節點(控制節點Nei/Ne2/Ne3/NC4)。
[0031]圖5是圖4所不米樣開關Mssi的控制電路一實施例的等效不意圖。如圖5所不，為增強采樣電路400的性能，控制電路420還可包括但不限于多個晶體管\及M B，晶體管\及M通于控制米樣開關M SS1的開關狀態。具體而目，晶體管M Jk.M B可根據控制?目號SC Α及SCb調節控制節點Nei的信號電平。在本實施例中，晶體管Ma具有控制節點Ntt、連接節點Nai及連接節點Na2，其中控制節點接到控制信號SC Α，連接節點Nai耦接到參考電壓Vdd (例如，電源電壓)，連接節點Na2耦接到控制節點N ?。晶體管Mg有控制節點N 、連接節點Nbi及連接節點N B2，其中控制節點Nra耦接到控制信號SC B，連接節點Nbi耦接到接地電壓GND，連接節點Nb2耦接到控制節點N clo
[0032]在本實施例中，信號產生電路510相當于圖1所示的信號產生電路110，用以產生控制信號CKm(例如，主時鐘信號)。此外，信號產生電路510可進一步產生分頻信號(frequency-divided signal) CKdiv4及其反相信號CKB DIV4，并包括多個觸發器(flip-flop) 512_I 及 512_2、多個 AND 門 514_1 及 514_2 以及 NOR 門 516。其中，觸發器512_1是正邊沿觸發式D型觸發器，觸發器512_2是負邊沿觸發式D型觸發器，NOR門516根據觸發器512_1的輸出信號及反相分頻信號CKBdiv4產生控制信號SC A，AND門514_1根據觸發器512_1的反相輸出信號及觸發器512_2的輸出信號產生控制信號CKMUX1，AND門514_2根據觸發器512_2的反相輸出信號及分頻信號CKdiv4產生控制信號SCB。
[0033]圖6是圖5所示采樣開關Mssi的控制電路中多個信號的定時圖。如圖6所示，在時間點Tl處，信號CKni的信號電平(即，控制節點Nei的信號電平)從高電平變化到低電平。在時間點T2處，控制信號CKmuxi的信號電平變化到高電平以接通晶體管M i ( S卩，開始采樣)，其中控制信號CKm的信號電平在此刻對應于低電平。在時間點T3處，控制信號CKmuxi的信號電平變化到高電平(即，晶體管M1接通)，同時控制信號CKm的信號電平從低電平變化到高電平，此時信號CKni的信號電平從低電平變化到高電平(即，進入保持模式)。應注意，在分頻信號CKdiv4的整個周期期間，每個控制信號可接通對應的采樣開關一次。換言之，控制電路420可將控制信號CKm交替地耦接到控制節點N?-Νε4，且控制電路420可將控制信號CKm—次耦接到一個控制節點(即，控制節點Na/Ne2/Ne3/Ne4)。因此，將控制信號CKm的等效負載減小，即可實現各信號電平之間的快速轉換。
[0034]再次參閱圖5所示，在將控制節點^的信號電平調節到高電平之后(例如，在時間點T3之后)，控制電路420可進一步根據控制信號SCa接通晶體管Ma，以使信號CKni的信號電平保持處于高電平并處于預定時間周期(例如，時間點T3與時間點T4之間的時間周期)。其中，控制信號CKm —次僅耦接到一個控制節點，即，在預定時間周期期間，控制信號CKmux2-CKmux4依次接通各對應晶體管(即，晶體管M 2-M4)。此外，控制電路420還可進一步根據控制信號SCb (例如，時間點Tl)接通晶體管Mb，以使信號CKni的信號電平調節到低電平，從而進行后續的采樣操作。
[0035]應該理解到，使得信號CKni的信號電平保持處于高電平并處于預定時間的控制電路并不限于圖5所示實施例的電路，例如，可利用其它電路拓撲結構來產生圖5所示的控制信號，只要控制方案可使得控制節點的信號電平在調節到預定電平(例如，采樣操作完成)之后保持處于預定時間周期即可。
[0036]圖7是圖4所不