N阱切換電路的制作方法
【專利說明】N阱切換電路
[0001]相關申請的交叉引用
[0002]本申請要求于2013年I月16日提交的美國非臨時申請N0.13/742，964的優先權，其全部內容通過援引納入于此。
技術領域
[0003]本申請涉及集成電路，并且更具體地涉及用于針對高密度應用防止鎖存的η阱偏置方案。
【背景技術】
[0004]PMOS晶體管包括在η型主體中形成的P型漏極和源極。空穴由此是PMOS溝道中的多數載流子。在互補MOS(CMOS)技術中，塊狀基板為P型，以使得PMOS晶體管的η型主體作為η型阱(η阱)存在于P型基板中。
[0005]因為空穴是PMOS晶體管中的多數載流子，所以在溝道導電時PMOS源極將關于漏極處于正電壓下。源極上的此正電壓可能是有問題的，因為在該源極與PMOS晶體管的η阱之間形成P-η結。如果源極關于η阱充分偏置，則該ρ-η結被正向偏置。導電的寄生結構是由此正向偏置的ρ-η結以及至P型基板中的NMOS晶體管的接地連接所引起的。導電的寄生結構中結果得到的短路狀況被稱為鎖存。鎖存是危險的，因為電路可能因鎖存電流而被毀壞。此外，即使電路能夠耐受短路電流，鎖存也禁止了正常操作。
[0006]為了防止鎖存，通常將PMOS晶體管的η阱綁定至最高預期電壓。例如，如果PMOS晶體管能夠在低電壓模式中以及在高電壓模式中操作，則通常將PMOS η阱綁定至在高電壓模式操作期間使用的高電壓電源。但是η阱綁定是有問題的，因為諸如在深亞微米技術中減小了晶體管尺寸。在這些現代工藝節點處，柵極氧化物太薄并且晶體管太小，以至于不能處置因將η阱綁定至相對較高的電壓電源所引起的應力。
[0007]為了解決針對現代工藝節點中能夠在高電壓模式和低電壓模式兩者中操作的PMOS晶體管的鎖存問題，通常使用穩健的PMOS晶體管。換言之，增大晶體管尺寸并且使用相對較厚的柵極氧化物。此類較大厚度的柵極氧化物PMOS晶體管可以隨后使其η阱綁定至高電壓電源而不會使晶體管受到應力。但是相對于現代工藝節點中使用的較小的晶體管尺寸，較大的晶體管尺寸需要許多管芯面積。
[0008]因此，在本領域中需要具有增加密度的鎖存防止架構。
[0009]概述
[0010]η阱電壓切換電路控制雙模PMOS晶體管的開關η阱(switched n-well)的電壓以防止鎖存。雙模PMOS晶體管被控制以在高電壓模式和低電壓模式兩者中操作。在高電壓模式中，η阱電壓切換電路將開關η阱偏置到高電壓。此高電壓至少與高電壓模式操作期間雙模PMOS晶體管的任何預期的源極(或漏極)電壓一樣高。以此方式，雙模PMOS晶體管的在其源極與開關η阱之間的ρ-η結不被正向偏置并且因此防止了鎖存。
[0011]在低電壓操作模式中，η阱電壓切換電路將開關η阱偏置到低于高電壓的低電壓。此低電壓充分低，以使得雙模PMOS晶體管在低電壓模式期間不受應變。以此方式，雙模PMOS晶體管可以相對較小并且具有較薄的柵極氧化物以增強密度。多個雙模PMOS晶體管可以通過η阱電壓切換電路來偏置其開關η阱的電壓以進一步增強密度。
[0012]η阱電壓切換電路包括具有第一柵極氧化物厚度的第一大小的第一 PMOS晶體管。第一大小和第一柵極氧化物厚度具有一數值，以使得非開關η阱和第一 PMOS晶體管的源極至提供高電壓的高電壓電源的持久耦合不會導致第一 PMOS晶體管的損壞。相反，雙模PMOS晶體管具有小于第一大小的第二大小，以及小于第一柵極氧化物厚度的第二柵極氧化物厚度。第二大小和第二柵極氧化物厚度具有一數值，以使得雙模PMOS晶體管的開關η阱不能被持久地耦合至高電壓電源而不會引起雙模PMOS晶體管的損壞。為了防止此類損壞，η阱電壓切換電路被控制成使得開關η阱被偏置到高電壓達不長于保護雙模PMOS晶體管免受損壞的安全歷時的歷時，而不管其相對較小的大小和較薄的柵極氧化物厚度。
[0013]附圖簡述
[0014]圖1是η阱電壓切換電路的示意圖。
[0015]圖2是納入圖1的η阱電壓切換電路的電可編程存儲器的示意圖。
[0016]圖3是用于圖2的存儲器中的位線的高電壓開關的示意圖。
[0017]圖4解說了根據本文公開的實施例的納入電可編程存儲器的多個電子系統。
[0018]本發明的實施例及其優勢通過參考之后的詳細描述而被最好地理解。應當領會，在一個或多個附圖中，相同的參考標記被用來標識相同的元件。
[0019]詳細描述
[0020]為了解決本領域中對具有增加密度的鎖存防止架構的需要，公開了一種η阱電壓切換電路，該η阱電壓切換電路控制雙模PMOS晶體管的開關η阱的電壓偏置。在低電壓操作模式中，η阱電壓切換電路將開關η阱偏置到相對較低電壓。相反，在高電壓操作模式中，η阱電壓切換電路將開關η阱偏置到相對較高電壓。何種電壓構成本文討論的實施例的低電壓和高電壓取決于工藝節點。例如，在20nm工藝節點中，高電壓可以是1.9V，而低電壓可以是IV。更一般地，高電壓具有對于開關η阱而言過高以至于其不能被連續偏置到高電壓而不會引起η阱內的PMOS晶體管的損壞的數值。相反，低電壓對于開關η阱的延長偏置而言是安全的。什么是安全的而什么是不安全的將取決于所使用的特定工藝節點。
[0021]現在轉到附圖，圖1示出了響應于模式控制信號105的η阱電壓切換電路100的實施例。如果模式控制信號105被斷言為高(以指示高電壓模式操作)，則η阱電壓切換電路100在雙模PMOS晶體管112的高電壓(或高功率)操作模式期間將雙模PMOS晶體管112的開關η阱110充電到高電壓。另一方面，如果模式控制信號105被拉低以選擇雙模PMOS晶體管112的低電壓操作模式，則η阱電壓切換電路100將開關η阱110偏置到低電壓。以此方式，開關η阱110不需要持久綁定至高電壓電源。如本文進一步討論的，雙模PMOS晶體管112可以隨后利用在現代工藝節點中可用的較小尺寸(和較薄的氧化物)。
[0022]反相器125將模式控制信號105反相成反相控制信號106。反相控制信號106驅動原生的厚氧化物NMOS晶體管130的柵極。原生的厚氧化物NMOS晶體管130的漏極綁定至低電壓電源120，而其源極綁定至開關η阱110。當NMOS晶體管130導通時，低電壓電源120向開關η阱110提供低電壓。因此，當模式控制信號105變低以選擇雙模PMOS晶體管112的低電壓操作模式時，反相控制信號106變高，使得匪OS晶體管130完全導通以將開關η阱110偏置到低電壓。NMOS晶體管130的源極形成η阱切換電路100的耦合至開關η阱110的輸出節點的一部分。反相控制信號106還驅動在低電壓模式中由此截止的厚氧化物PMOS晶體管135的柵極。PMOS晶體管135的源極綁定至高電壓電源115，并且其漏極綁定至開關η阱110。
[0023]為了選擇高電壓操作模式，模式控制信號105被斷言為高，以使得反相器125將反相控制信號106拉低，從而PMOS晶體管135完全導通。PMOS晶體管135的漏極形成η阱切換電路100的耦合至開關η阱110的輸出節點的剩余部分。當PMOS晶體管135導通時，高電壓電源115提供使開關η阱偏置的高電壓。響應于反相控制信號106在此時變低，使NMOS晶體管130截止。由此，當模式控制信號105變高時，雙模PMOS晶體管112的開關η阱110被偏置到高電壓。PMOS晶體管135不會因高電壓而受到應力，因為其η阱140也綁定至高電壓電源115并且因為其柵極氧化物相對較厚。另外，PMOS晶體管135具