采樣保持電路、a/d轉換器、采樣保持電路的校準方法以及電路的制作方法
【技術領域】
[0001]本發明涉及一種采樣保持電路，更詳細地說，涉及一種用于利用運算放大器的放大來對輸入信號進行輸出轉換的電路(例如流水線型A/D轉換器、△ Σ A/D轉換器等)。
【背景技術】
[0002]作為利用采樣保持電路的電路可舉出流水線型A/D轉換器。作為該流水線型A/D轉換器10，例如已知圖7示出的電路(例如參照專利文獻I)。
[0003]如圖7所示，該流水線型A/D轉換器10是從Stagel至StageN為止N級的單位塊100(1)?100 (N)級聯連接而構成的。
[0004]各單位塊100 (I)?100 (N)具有相同結構，因此，在此說明StageI (單位塊100(1))的結構。
[0005]如圖7所示，StageI構成為包括SSH(子采樣保持)電路101、SADC(子AD轉換器)電路102、DAC (D/A轉換器)電路103以及加法器104。
[0006]StageI的SSH電路101取入從前級的單位塊Stagel-Ι輸出的模擬輸出信號Residue1-10
[0007]SADC電路102對由SSH電路101取入的模擬輸出信號Residue1-1進行A/D轉換而轉換為數字信號Digital〗。作為StageI的輸出信號(DigitalI)而輸出該數字信號DigitalI。此外，從該SADC電路102輸出的數字信號DigitalI與從各Stagel?StageN的SADC電路102輸出的數字信號DigitalI —起以規定的規則相加，其結果作為表示A/D轉換的結果的數字輸出信號而輸出。
[0008]DAC電路103生成與來自SADC電路102的數字信號DigitalI對應的模擬信號并輸出到加法器104。
[0009]加法器104將由SSH電路101取入的模擬信號減去由DAC電路103生成的模擬信號，將作為其減法運算結果的模擬信號作為殘差信號ResidueI輸出到下一級的單位塊Stagel+l。此時，通過將在加法器104中進行減去所得到的作為殘差信號的模擬信號(ResidueI)放大規定倍，能夠不提高下一級的單位塊Stagel+l的要求精度而通過相同的單位塊(Stage)結構來進行A/D轉換，并實現高精度的A/D轉換。
[0010]另外，一般，SSH電路101、DAC電路103和加法器104由一個運算放大器與電容器CAP的組合構成。將組合運算放大器與電容器CAP而構成的該電路稱為MultipleDAC(MDAC:乘法型數字模擬轉換器)105。
[0011 ] 圖8是表示MDAC 105的一例的概要結構圖。
[0012]在圖8中，(a)示出采樣階段(Sampling Phase)的電路結構，(b)示出保持階段(Holding Phase)的電路結構。MDAC 105根據轉換時鐘信號CLK來切換未圖示的開關等，由此在采樣階段實現圖8的(a)的電路，在保持階段實現圖8的(b)的電路。此外，圖8的(a)中的“Csl”的變量I是指構成StageI的Cs。
[0013]如圖8所示，MDAC 105由相同大小的單位電容并聯組合而成的采樣電容器Csl、由運算放大器構成的MDAC-AMP 11和存在于MDAC-AMP 11的輸入端的寄生電容Cp構成。MDAC105根據所輸入的轉換時鐘信號CLK進行動作以交替地實現采樣階段(圖8的(a))和保持階段(圖8的(b))。
[0014]在采樣階段(圖8的(a))，將前級的單位塊Stage1-1的模擬輸出信號Residue1-1充入到米樣電容器Csl。即，對米樣電容器CsI的一端輸入模擬輸出信號Residue1-1，米樣電容器CsI的另一端與MDAC-AMP 11的反轉輸入端子相連接。此時，MDAC-AMP 11的輸入端和輸出端短路到接地電平。寄生電容Cp也同樣地短路到接地電平。
[0015]另一方面，在保持階段(圖8的(b))，將MDAC-AMP 11的輸出端與反轉輸入端經由電容Cf進行連接。另外，對于電容Cr，根據從圖7的SADC電路102輸出的數字信號DigitalI而將構成電容器Cr的多個單位電容分別與“+Vr”、“0”、“_Vr”中的某一個進行連接。S卩，電容Cr的一端與“+Vr”、“0”、“-Vr”中的某一個進行連接，另一端與MDAC-AMP 11的反轉輸入端進行連接。
[0016]上述電容Cf和電容Cr分別由構成上述采樣電容器CsI的多個單位電容中的一部分構成。即，對于米樣電容器Csl，在保持階段，構成米樣電容器CsI的單位電容的一部分被用作連接在MDAC-AMP 11的輸出端和反轉輸入端之間的電容Cf，其余的單位電容被用作電容Cr。
[0017]此外，在此，說明了將構成采樣電容器CsI的多個單位電容的一部分用作電容Cf和電容Cr的情況，但是并不限定于此。例如也可以構成為將構成采樣電容器CsI的多個單位電容直接用作電容Cr并另外設置電容Cf。
[0018]MDAC-AMP 11的輸出與構成下一級的單位塊Stagel+l的MDAC 105的采樣電容器Csl+l相連接，StageI的MDAC-AMP 11的輸出作為模擬輸出信號ResidueI被輸出到下一級的采樣電容器Csl+l。另外，MDAC-AMP 11的非反轉輸入端被維持為接地電平。
[0019]此時，當將MDAC-AMP 11的DC (直流)增益設為“ a0 ”時，使用MDAC-AMP 11的輸出端的電壓Vout，能夠用以下式⑴表示MDAC-AMP 11的反轉輸入端的電壓Va。
[0020]Va = -(1/aO) XVout......(I)
[0021]例如在與構成電容Cr的單位電容相連接的電壓全部為零的情況下，根據采樣階段和保持階段的電容器中蓄積的電荷守恒定律，以下式(2)成立。
[0022]CslXVin
[0023]= Cf (Vout-Va)+Cr (O-Va)+Cp(O-Va)
[0024]......(2)
[0025]根據上述式⑴和式(2)，能夠用以下式(3)表示保持階段的MDAC-AMP11的輸出Residues SP MDAC 105 的輸出 Vout0
[0026]Vout
[0027]= (Csl/Cf) X {l/(l+l/(aOXf))} XVin
[0028]......(3)
[0029]在此，式(3)中的“a0”如上所述表示MDAC-AMP 11的DC(直流)增益。另外，“f”被稱為MDAC-AMP 11的反饋系數，能夠使用各電容Cr、Cf、Cp并用以下式(4)表示。
[0030]f = Cf/(Cr+Cf+Cp)......(4)
[0031]在用式(3)表示的傳遞函數中，在輸入輸出特性理想的情況下，能夠將式(3)表示為以下式(5)。
[0032]Vout = (Csl/Cf) XVin......(5)
[0033]根據式(3)和式(5)可知，為了得到理想的輸入輸出特性，需要MDAC-AMP 11的DC增益“a0”大到無限大。
[0034]實際上，根據所需精度增大DC增益“aO”。
[0035]一般，為了提高AMP的DC增益，需要多級化、級聯化。因此，難以保持良好的穩定性或者輸出振幅受到限制成為問題。
[0036]為了解決該問題，作為即使不增大DC增益“aO”也能夠得到高增益特性的方法，構思出相加點監控(Summing Point Monitoring)(以下稱為SPM)這種方法。
[0037]圖9的(a)和圖9的(b)是用于實現SPM的具體電路的一例，圖9的(a)是采樣階段的電路結構，圖9的(b)是保持階段的電路結構。
[0038]該電路在用電容Cel對相加點(Summing Point)的電壓Va進行一次Sampling (加法運算)之后，使用AMP的反饋電路，以電容Cel和Ce2之比制作P。在此Cp7表示在增益AMP 12的輸入端產生的寄生電容。
[0039]圖9的(C)是用于實現SPM的具體電路的另一例(例如參照非專利文獻I)。
[0040]該電路在用電容Ce I采樣之后通過電容Ce2進行傳送。
[0041]專利文獻1:日本特開2012-60519號公報
[0042]非專利文獻1:“A 16-bit 250-MS/s IF Sampling Pipelined ADC WithBackground Calibrat1n”，IEEE JOURNAL OF SOLID-STATE CIRCUITS，VOL.45，N0.12，DECEMBER 2010，p.2602-p.2612
【發明內容】
_3] 發明要解決的問題
[0044]然而，當這樣追加Cel、Ce2這種新電容時，存在由于該新追加的電容引起的噪聲而ADC整體的特性劣化這種問題。
[0045]本發明鑒于這種問題，提供一種噪聲小的采樣保持電路、A/D轉換器、采樣保持電路的校準方法以及電路。
[0046]用于解決問題的方案
[0047]本發明的一個方式是一種采樣保持電路，具有采樣電容器(例如圖2的采樣電容器CsI)和輸入端與該采樣電容器相連接的第一放大器(例如圖2的MDAC-AMP 11)，并且具備與上述第一放大器相連接的第二放大器(例如圖2的增益AMP 12)，其中，該第二放大器具有:差動對(例如圖3的MOS晶體管Mxl和Mx2);負載部(例如圖3的MOS晶體管Myl和My2)，其與該差動對相連接；以及可變電流部(例如圖3的電流源Il?13)，其對上述差動對和上述負載部中的至少一個提供電流，其中，在保持階段監視上述第一放大器的輸入端處的作為上述采樣電容器的連接點的相加點的電壓(例如2的(b)的Va)。
[0048]可以是，上述第二放大器將上述相加點的電壓的監視結果提供給下一級的采樣保持電路所包含的采樣電容器(例如圖2的采樣電容器Csl+l)。
[0049]可以是，上述差動對的輸入端與上述相加點相連接，輸出端與上述下一級的采樣保持電路所包含的采樣電容器相連接。
[0050]可以是，上述可變電流部具備:第一可變電流部(例如圖3的電流源13)，其對上述差動對提供電流；以及第二可變電流部(例如圖3的