電流源Il和12)，其調整流過上述負載部的電流。
[0051]可以是，上述差動對包括第一 MOS晶體管和第二 MOS晶體管(例如圖3的MOS晶體管Mxl和Μχ2) ο
[0052]可以是，上述負載部包括與上述第一 MOS晶體管和上述第二 MOS晶體管分別級聯連接的第三MOS晶體管和第四MOS晶體管(例如圖3的MOS晶體管Myl和My2)。
[0053]可以是，上述第一 MOS晶體管至上述第四MOS晶體管由相同種類的MOS晶體管構成。
[0054]可以是，上述第一可變電流部包括第五MOS晶體管(例如圖4的電流源13)。
[0055]可以是，上述第二可變電流部包括與上述負載部并聯連接的第一電流源和第二電流源(例如圖4的電流源Il和12)，該各電流源包括第六MOS晶體管和第七MOS晶體管。
[0056]可以是，還具備控制部(例如圖5的DAC 23)，該控制部控制上述第一可變電流部的電流和上述第二可變電流部的電流中的至少一個。
[0057]本發明的其它方式是一種采樣保持電路，其特征在于，具備:第一放大器(例如圖2的MDAC-AMP 11);以及放大部(例如圖2的增益AMP 12)，其輸入端能夠與上述第一放大器的輸入端相連接。
[0058]可以是，上述放大部為非離散型增益放大器。
[0059]可以是，上述放大部為無輸出電容的增益放大器。
[0060]可以是，上述放大部能夠改變增益。
[0061]可以是，上述放大部的輸出端能夠與下一級的采樣保持電路所包含的采樣電容器(例如圖2的采樣電容器Csl+l)相連接。
[0062]本發明的其它方式是一種A/D轉換器(例如圖1的流水線型A/D轉換器1)，其特征在于，使用上述方式中的任一方式所記載的采樣保持電路構成。
[0063]本發明的其它方式是一種采樣保持電路的校準方法，其特征在于，對隨機變量(例如圖5的PN)與規定電壓(例如圖5的Vcal)進行乘法運算，對通過上述乘法運算得到的乘法運算信號與輸入信號(例如圖5的Vin)進行加法運算，將通過上述加法運算得到的模擬信號(例如圖5的Vin(ADC))輸入到采樣保持電路(例如圖5的流水線型A/D轉換器I所包含的MDAC 110)，通過上述采樣保持電路對通過上述加法運算得到的模擬信號進行模擬數字轉換，從由上述采樣保持電路輸出的數字信號(例如圖5的Vout (ADC))中減去相當于上述乘法運算信號的數字信號，對進行相減所得到的結果與上述隨機變量進行乘法運算，將乘法運算結果設為錯誤信號(例如圖5的Verr)，調整上述采樣保持電路所包含的增益放大器(例如圖2的增益AMP 12)的增益以使該錯誤信號減小。
[0064]可以是，在上述增益放大器的增益的調整中，對上述錯誤信號進行累加，在進行上述累加所得到的值為負值時輸出減小上述增益放大器的增益的指令信號，在進行上述累加所得到的值為正值時輸出增大上述增益的指令信號，根據上述指令信號調整上述增益。
[0065]可以是，上述隨機變量包括I或者-1。
[0066]可以是，上述規定電壓是根據上述采樣保持電路所需的輸入振幅和/或校準所花的時間而設定的。
[0067]本發明的其它方式是一種采樣保持電路的校準方法，其特征在于，采樣保持電路具有閾值，對用隨機變量使上述閾值變動后的上述采樣保持電路輸入模擬信號，通過上述采樣保持電路對上述模擬信號進行模擬數字轉換，對從上述采樣保持電路輸出的數字信號乘以上述隨機變量，將乘法運算結果設為錯誤信號，調整上述采樣保持電路所包含的增益放大器的增益以使上述錯誤信號減小。
[0068]本發明的其它方式是一種采樣保持電路的校準方法，其特征在于，具備以下步驟:對隨機變量與規定電壓進行乘法運算；對通過上述乘法運算得到的乘法運算信號與輸入信號進行加法運算；將通過上述加法運算得到的模擬信號輸入到采樣保持電路；通過上述采樣保持電路對通過上述加法運算得到的模擬信號進行模擬數字轉換；從由上述采樣保持電路輸出的數字信號中減去相當于上述乘法運算信號的數字信號；對進行相減所得到的結果與上述隨機變量進行乘法運算，將乘法運算結果設為錯誤信號；以及調整步驟，調整上述采樣保持電路所包含的增益放大器的增益以使該錯誤信號減小。
[0069]可以是，上述調整步驟具備以下步驟:對上述錯誤信號進行累加；在進行上述累加所得到的值為負值時輸出減小上述增益放大器的增益的指令信號，在進行上述累加所得到的值為正值時輸出增大上述增益的指令信號；以及根據上述指令信號調整上述增益。
[0070]可以是，上述隨機變量包括I或者-1。
[0071]可以是，上述規定電壓是根據上述采樣保持電路所需的輸入振幅和/或校準所花的時間而設定的。
[0072]本發明的其它方式是一種采樣保持電路的校準方法，其特征在于，具備以下步驟:采樣保持電路具有閾值，對用隨機變量使上述閾值變動后的采樣保持電路輸入模擬信號；通過上述采樣保持電路對上述模擬信號進行模擬數字轉換；對從上述采樣保持電路輸出的數字信號乘以上述隨機變量，將乘法運算結果設為錯誤信號；以及調整上述采樣保持電路所包含的增益放大器的增益以使上述錯誤信號減小。
[0073]本發明的其它方式是一種電路，其特征在于，具備:主路徑；以及子路徑，其輸入端能夠與上述主路徑的輸入端相連接，緊接在上述主路徑之后對由上述主路徑引起的錯誤進行校正。在此所指的緊接在主路徑之后進行校正是指在將主路徑的輸出傳送給下一個電路的部分校正由該主路徑引起的錯誤。
[0074]發明的效果
[0075]根據本發明的一個方式，即使在第一放大器的增益特性低的情況下，也能夠更高精度地進行模擬數字轉換，并且不新追加電容就能夠實現，因此能夠抑制噪聲的增加。
[0076]另外，能夠通過較簡單的結構來實現增益放大器，因此能夠減少消耗電力，并且能夠將第一放大器的增益特性抑制得低、即能夠將第一放大器也設為簡單的結構，因此能夠減小電源電壓，能夠抑制相應的消耗電力。
【附圖說明】
[0077]圖1是表示本發明的應用了采樣保持電路的流水線型A/D轉換器的一例的概要結構圖。
[0078]圖2是表示使用了 SPM的乘法型DA轉換器的一例的概念圖。
[0079]圖3是表示本發明中的增益AMP的一例的概念圖。
[0080]圖4是表示本發明中的增益AMP的其它例的概念圖。
[0081]圖5是表示進行圖2的乘法型DA轉換器所包含的增益AMP的調整的電路的一例的概要結構圖。
[0082]圖6是表示本發明的增益AMP的其它例的概念圖。
[0083]圖7是表示流水線型A/D轉換器的一例的概要結構圖。
[0084]圖8是表示乘法型DA轉換器的一例的概要結構圖。
[0085]圖9是圖8的乘法型DA轉換器的具體電路的一例。
【具體實施方式】
[0086]以下，說明本發明的實施方式。
[0087]圖1是表示流水線型A/D轉換器(以下稱為A/D轉換器)I的一例的概念圖。在本實施方式中，將本申請的發明中的采樣保持電路應用于構成該流水線型A/D轉換器I的乘法型DA轉換器(以下稱為MDAC) 110。
[0088]A/D轉換器I與圖7示出的流水線型A/D轉換器10相比，不同點在于代替MDAC105而具備MDAC 110。此外，對具有與圖7示出的流水線型A/D轉換器10相同功能的結構要素附加相同的附圖標記，省略其說明。
[0089]MDAC 110為使用了 SPM的MDAC。圖2示出使用了該SPM的MDAC 110的概念圖。
[0090]如圖2所示，使用了 SPM的MDAC 110的特征點在于，對圖8示出的通常的MDAC 105使用用于監視被稱為相加點(Summing Point)的MDAC-AMP 11的輸入端的電壓Va的增益放大器、即增益AMP 12。
[0091]對于該增益AMP 12，在采樣階段，輸入輸出端短路到接地電平，在保持階段，輸入端與相加點(Summing Point)相連接，輸出端與構成下一級的單位塊Stagel+l的MDAC 110的采樣電容器Csl+l相連接。也就是說，通過交替地重復采樣階段(圖2的(a))和保持階段(圖2的(b))，將由增益AMP 12對相加點的電壓Va進行放大所得到的信號、即(I/fr ) XVa蓄積到下一級的采樣電容器Csl+l中。此外，(1/f )為增益AMP 12的增益。
[0092]該圖2示出的使用了 SPM的MDAC 110中的MDAC-AMP 11的輸出Vout (MDAC)與不具有增益AMP 12的圖8示出的MDAC 105中的MDAC-AMP 11的輸出Vout相同，因此能夠用上述式⑶至以下式(6)表示。
[0093]Vout (MDAC)
[0094]= (Csl/Cf) X {l/(l+l/(aOXf))} XVin
[0095]......(6)
[0096]另一方面，當將增益AMP 12的增益設為Ι/f時，能夠用以下式(7)表示該增益AMP 12 的輸出 Vout(SPM)。
[0097]Vout (SPM)
[0098]= (l/f1 ) XVa
[0099]=-l/(aOXf, ) XVout(MDAC)......(7)
[0100]在圖2示出的使用了 SPM的MADC 110中，MDAC-AMP 11的輸出Vout(MDAC)與增益AMP 12的輸出Vout(SPM)之差成為該單位塊StageI的總輸出，因此能夠用以下式(8)表示單位塊StageI的輸出Vout。
[0101]Vout
[0102]= Vout (MDAC) -Vout (SPM)
[0103]= Vout (MDAC) +1/ (aO X f' ) X Vout (MDAC)
[0104]= (Csl/Cf) X {1/(1+1/(aO Xf))}
[0105]X U+l/feOXf' )} XVin
[0106]......(8)
[0107]在此，在“P ”與“f”相等時，能夠將式(8)表示為以下式(9)。
[0108]Vout = (Csl/Cf) XVin......(9)
[0109]根據式(9)可知，使用了 SPM的MADC 110中的