技術特征：
技術總結
本發明公開了一種新型小面積時鐘獨立SRPG電路系統，包括邏輯控制電路、鎖存器數據輸入控制電路、鎖存器、傳輸門和數據輸出門。本發明采用原本用作正常工作模式下的一級鎖存器作為休眠模式下的數據狀態保持電路，取消以往普通的時鐘獨立SRPG單元電路中用作狀態保持電路的二級鎖存器，同時還取消了用來恢復數據的第二級傳輸門。本發明既能達到以往普通的時鐘獨立SRPG單元電路的狀態保持功能，又能減小整個電路的面積，降低電路成本，其狀態恢復的響應速度更快。
技術研發人員：張建杰
受保護的技術使用者：蘇州無離信息技術有限公司
技術研發日：2017.06.12
技術公布日：2017.10.13