在于使開(kāi)關(guān)延遲導(dǎo)通，因此選取開(kāi)關(guān)電源控制電路中用作觸發(fā)開(kāi)關(guān)導(dǎo)通的信號(hào)作為第一驅(qū)動(dòng)信號(hào)Drvl。而本發(fā)明的電路所實(shí)現(xiàn)的功能是，經(jīng)過(guò)本發(fā)明開(kāi)關(guān)電源驅(qū)動(dòng)延遲控制電路的處理，當(dāng)?shù)谝或?qū)動(dòng)信號(hào)Drvl出現(xiàn)上升沿跳變時(shí)，延遲一段時(shí)間后，第二驅(qū)動(dòng)信號(hào)Drv2輸出上升沿跳變，開(kāi)關(guān)電源控制電路改用第二驅(qū)動(dòng)信號(hào)Drv2觸發(fā)開(kāi)關(guān)導(dǎo)通，從而實(shí)現(xiàn)開(kāi)關(guān)導(dǎo)通延遲。
[0052]因此，積分模塊102根據(jù)放電控制信號(hào)Dischg的高低電平狀態(tài)，分別對(duì)第一積分電流CURl和外部偏置電流CUR2進(jìn)行積分，得到積分電壓Vint，而電容Cl的電容值決定了積分模塊102的增益。當(dāng)放電控制信號(hào)Dischg跳變?yōu)楦唠娖綍r(shí)，第十PMOS管MlO不導(dǎo)通，第^^一 NMOS管Mll導(dǎo)通，外部偏置電流⑶R2流過(guò)電容Cl，使積分電壓Vint隨時(shí)間下降，當(dāng)延遲了一段時(shí)間后，積分電壓Vint下降到低于閾值電平Vth時(shí)，比較器CMP所輸出的第三驅(qū)動(dòng)信號(hào)Drv3跳變?yōu)楦唠娖?。同理，?dāng)放電控制信號(hào)Dischg跳變?yōu)榈碗娖綍r(shí)，延遲一段時(shí)間后，第三驅(qū)動(dòng)信號(hào)Drv3跳變?yōu)榈碗娖健?br>[0053]因此第三驅(qū)動(dòng)信號(hào)Drv3由放電控制信號(hào)Dischg延遲得到，延遲的時(shí)間由跨導(dǎo)模塊101和積分模塊102決定。
[0054]另一方面，邏輯模塊103中，當(dāng)?shù)诙?qū)動(dòng)信號(hào)Drv2為低電平時(shí)，放電控制信號(hào)Dischg為第三驅(qū)動(dòng)信號(hào)Drv3經(jīng)過(guò)第二或非門G2之后的反相輸出。也就是說(shuō)，積分模塊102、比較器CMP、第二或非門G2構(gòu)成了振蕩器的形式，震蕩的周期由上述延遲時(shí)間決定。這種機(jī)制可以確保邏輯模塊103對(duì)第二驅(qū)動(dòng)信號(hào)Drv2循環(huán)往復(fù)地持續(xù)控制。
[0055]在邏輯模塊103中，第一或非門Gl與第二或非門G2連接成RS觸發(fā)器的形式，將放電控制信號(hào)Dischg到第三驅(qū)動(dòng)信號(hào)Drv3的延遲時(shí)間，轉(zhuǎn)化為第一驅(qū)動(dòng)信號(hào)Drvl到第二驅(qū)動(dòng)信號(hào)Drv2的延遲時(shí)間。第一驅(qū)動(dòng)信號(hào)Drvl通常為窄脈沖的形式，當(dāng)?shù)谝或?qū)動(dòng)信號(hào)Drvl跳變?yōu)楦唠娖綍r(shí)，第二驅(qū)動(dòng)信號(hào)Drv2變?yōu)榈碗娖?，放電控制信?hào)Dischg變?yōu)楦唠娖?。?jīng)過(guò)積分模塊102延遲之后，第三驅(qū)動(dòng)信號(hào)Drv3跳變?yōu)楦唠娖?，此時(shí)第一驅(qū)動(dòng)信號(hào)Drvl已經(jīng)回到低電平，從而使放電控制信號(hào)Dischg回到低電平，且第二驅(qū)動(dòng)信號(hào)Drv2回到高電平。等到第一驅(qū)動(dòng)信號(hào)Drvl下一個(gè)窄脈沖上升沿跳變出現(xiàn)時(shí)，重復(fù)以上過(guò)程。
[0056]根據(jù)控制理論基本原理，積分運(yùn)算直流增益無(wú)窮大，因此，當(dāng)本發(fā)明開(kāi)關(guān)電源驅(qū)動(dòng)延遲控制電路穩(wěn)定工作時(shí)，積分電壓Vint的直流電位會(huì)保持一個(gè)固定值。也就是說(shuō)，選取Tl代表放電控制信號(hào)Dischg低電平時(shí)間，Il代表第一積分電流CURl的電流值，T2代表放電控制信號(hào)Dischg高電平時(shí)間，12代表外部偏置電流CUR2的電流值，在一個(gè)穩(wěn)定工作的周期內(nèi)，以下關(guān)系成立，
[0057]T1*I1+T2*I2 = 0，
[0058]當(dāng)I1、12固定不變時(shí)，以下關(guān)系成立，
[0059]Τ1/Τ2 = -12/11 = K，其中 K 為一固定系數(shù)。
[0060]可以看出，本發(fā)明開(kāi)關(guān)電源驅(qū)動(dòng)延遲控制電路可以在穩(wěn)定工作時(shí)，使Tl、Τ2保持一固定比例，也就是說(shuō)，使開(kāi)關(guān)電源系統(tǒng)中，儲(chǔ)能電感有電流的時(shí)間和沒(méi)有電流的時(shí)間保持一固定比例。這種結(jié)構(gòu)的好處在于，當(dāng)開(kāi)關(guān)電源系統(tǒng)輸入輸出電壓變化，以及其他因素變化，而引起儲(chǔ)能電感充放電時(shí)間變化時(shí)，保證系統(tǒng)輸出電流不變。
[0061]跨導(dǎo)模塊101將調(diào)節(jié)電平Vadj轉(zhuǎn)換成第一積分電流⑶R1。第一 PMOS管Ml與第二 PMOS管M2構(gòu)成輸入差分對(duì)，調(diào)節(jié)電平Vadj與基準(zhǔn)電壓Vref形成差分輸入，第一電阻Rl和第二電阻R2將差分輸入轉(zhuǎn)換成差分電流，差分電流流過(guò)第三NMOS管M3和第四NMOS管Μ4，通過(guò)第六NMOS管Μ6和第七NMOS管Μ7鏡像輸出，再經(jīng)過(guò)電流鏡結(jié)構(gòu)的第八PMOS管Μ8和第九PMOS管Μ9，將差分電流轉(zhuǎn)換成單端電流，得到第一積分電流CUR1。第五PMOS Μ5為輸入差分對(duì)提供直流電流偏置。
[0062]從調(diào)節(jié)電平Vadj轉(zhuǎn)換到第一積分電流⑶Rl的跨導(dǎo)值由第一電阻Rl和第二電阻R2決定。通過(guò)這種結(jié)構(gòu)，使調(diào)節(jié)電平Vadj的電平值控制第一積分電流CURl的電流值，從而控制開(kāi)關(guān)電源系統(tǒng)最終輸出電流值。
[0063]在本實(shí)施方式中，外部偏置電流⑶R2可以由第十二 NMOS管Ml2提供，第十二 NMOS管Μ12同樣用作跨導(dǎo)轉(zhuǎn)換功能，將固定的第二偏置電壓Vb2轉(zhuǎn)換成固定的偏置電流CUR2。當(dāng)然，偏置電流CUR2也可以由另一個(gè)與跨導(dǎo)模塊101結(jié)構(gòu)相同的電路提供，并不影響整體開(kāi)關(guān)電源驅(qū)動(dòng)延遲控制電路功能。
[0064]利用本發(fā)明的開(kāi)關(guān)電源驅(qū)動(dòng)延遲控制電路，使開(kāi)關(guān)電源電路的開(kāi)關(guān)每個(gè)周期延遲導(dǎo)通，從而使電感電流工作在斷續(xù)模式，當(dāng)輸出電流設(shè)定較低時(shí)系統(tǒng)開(kāi)關(guān)頻率不會(huì)增加，并且使系統(tǒng)輸入電壓、輸出電壓對(duì)輸出電流的恒流精度沒(méi)有影響。
【主權(quán)項(xiàng)】
1.一種開(kāi)關(guān)電源驅(qū)動(dòng)延遲控制電路，用于接受所述開(kāi)關(guān)電源電路的第一驅(qū)動(dòng)信號(hào)和調(diào)節(jié)電平，并向所述開(kāi)關(guān)電源電路輸出第二驅(qū)動(dòng)信號(hào)，其特征在于，包括順次連接的跨導(dǎo)模塊、積分模塊、比較模塊和邏輯模塊，其中， 所述跨導(dǎo)模塊具備兩個(gè)輸入端，分別用于輸入所述調(diào)節(jié)電平和外部基準(zhǔn)電壓，所述跨導(dǎo)模塊的輸出端用于輸出第一積分電流，所述跨導(dǎo)模塊用于將所述調(diào)節(jié)電平轉(zhuǎn)化為所述第一積分電流； 所述積分模塊的第一輸入端與所述跨導(dǎo)模塊的輸出端相連接，其第二輸入端接受一外部偏置電流，第三輸入端與所述邏輯模塊的一個(gè)輸出端相連接，所述積分模塊的輸出端用于輸出積分電壓，所述積分模塊用于對(duì)所述第一積分電流和所述外部偏置電流進(jìn)行積分，從而輸出積分電壓； 所述比較模塊包括比較器，所述比較器的正相輸入端接受一預(yù)設(shè)的閾值電平，其反相輸入端與所述積分模塊的輸出端相連接，所述反相器的輸出端用于輸出第三驅(qū)動(dòng)信號(hào)；所述邏輯模塊一個(gè)輸入端與所述比較器的輸出端相連接，另一個(gè)輸入端用于接受所述第一驅(qū)動(dòng)信號(hào)，其一個(gè)輸出端與所述積分模塊的第三輸入端相連接，用于輸出放電控制信號(hào)，其另一個(gè)輸出端連接至所述開(kāi)關(guān)電源電路，用于向所述開(kāi)關(guān)電源電路輸出所述第二驅(qū)動(dòng)信號(hào)。2.如權(quán)利要求1所述的開(kāi)關(guān)電源驅(qū)動(dòng)延遲控制電路，其特征在于，所述跨導(dǎo)模塊包括: 作為差分輸入端的第一 MOS管和第二 MOS管，所述第一 MOS管的柵極用于輸入所述外部基準(zhǔn)電壓，所述第二 MOS管的柵極用于輸入所述調(diào)節(jié)電壓； 第三MOS管，所述第三MOS管的漏極與所述第一 MOS管的漏極相連接，其源極接地，其柵極與其漏極短接； 第四MOS管，所述第四MOS管的漏極與所述第二 MOS管的漏極相連接，其源極接地，其柵極與其漏極短接； 第五MOS管，所述第五MOS管的柵極連接外部偏置電壓，其源極連接電源，其漏極通過(guò)第一電阻與所述第一 MOS管的源極相連接，同時(shí)其漏極通過(guò)第二電阻與所述第二 MOS管的源極相連接； 第六MOS管，所述第六MOS管的柵極與所述第四MOS管的柵極相連接，其源極接地；第七M(jìn)OS管，所述第七M(jìn)OS管的柵極與所述第三MOS管的柵極相連接，其源極接地，其漏極作為所述跨導(dǎo)模塊的輸出端； 第八MOS管，所述第八MOS管的源極連接至電源，漏極與所述第六MOS管的漏極相連接，其柵極與漏極短接； 第九MOS管，所述第九MOS管的源極連接至電源，其柵極與所述第八MOS管的柵極相連接，其漏極與所述第七M(jìn)OS管的漏極相連接。3.如權(quán)利要求1所述的開(kāi)關(guān)電源驅(qū)動(dòng)延遲控制電路，其特征在于，所述積分模塊包括: 第十MOS管，所述第十MOS管的源極與所述跨導(dǎo)模塊的輸出端相連接，柵極與積分模塊的第三輸入端相連接，漏極與所述積分模塊的輸出端相連接； 第十一 MOS管，所述第十一 MOS管的漏極與所述第十MOS管的漏極相連接，其源極與所述第二輸入端相連接，其柵極與所述第三輸入端相連接； 電容，所述電容連接在所述積分模塊的輸出端與接地端之間。4.如權(quán)利要求1所述的開(kāi)關(guān)電源驅(qū)動(dòng)延遲控制電路，其特征在于，還包括第十二MOS管，所述第十二 MOS管的柵極連接至一外部偏置電壓，其源極接地，其漏極與所述積分模塊的第二輸入端相連接。5.如權(quán)利要求1所述的開(kāi)關(guān)電源驅(qū)動(dòng)延遲控制電路，其特征在于，所述邏輯模塊包括交叉連接的第一或非門和第二或非門，所述第一或非門的一個(gè)輸入端接受所述第一驅(qū)動(dòng)信號(hào)，另一個(gè)輸入端與所述第二或非門的輸出端相連接，其輸出端用于輸出所述第二驅(qū)動(dòng)信號(hào)，所述第二或非門的一個(gè)輸入端與所述比較單元的輸出端相連接，另一個(gè)輸入端與所述第一與非門的輸出端相連接，其輸出端連接至所述積分模塊的第三輸入端。6.如權(quán)利要求2任所述的開(kāi)關(guān)電源驅(qū)動(dòng)延遲控制電路，其特征在于，所述第一MOS管?所述第二 MOS管為PMOS管，所述第三MOS管?所述第七M(jìn)OS管為NMOS管，所述第八MOS管?所述第九MOS管為PMOS管。7.如權(quán)利要求3所述的開(kāi)關(guān)電源驅(qū)動(dòng)延遲控制電路，其特征在于，所述第十MOS管為PMOS管，所述第^^一 MOS管為NMOS管。8.如權(quán)利要求4所述的開(kāi)關(guān)電源驅(qū)動(dòng)延遲控制電路，其特征在于，所述第十二MOS管為NMOS 管。
【專利摘要】本發(fā)明涉及一種開(kāi)關(guān)電源驅(qū)動(dòng)延遲控制電路，用于接受所述開(kāi)關(guān)電源電路的第一驅(qū)動(dòng)信號(hào)和調(diào)節(jié)電平，并向所述開(kāi)關(guān)電源電路輸出第二驅(qū)動(dòng)信號(hào)，其特征在于，包括順次連接的跨導(dǎo)模塊、積分模塊、比較模塊和邏輯模塊，利用本發(fā)明的開(kāi)關(guān)電源驅(qū)動(dòng)延遲控制電路，使開(kāi)關(guān)電源電路的開(kāi)關(guān)每個(gè)周期延遲導(dǎo)通，從而使電感電流工作在斷續(xù)模式，當(dāng)輸出電流設(shè)定較低時(shí)系統(tǒng)開(kāi)關(guān)頻率不會(huì)增加，并且使系統(tǒng)輸入電壓、輸出電壓對(duì)輸出電流的恒流精度沒(méi)有影響。
【IPC分類】H02M1/08
【公開(kāi)號(hào)】CN105071639
【申請(qǐng)?zhí)枴緾N201510483149
【發(fā)明人】李淼
【申請(qǐng)人】上海貝嶺股份有限公司
【公開(kāi)日】2015年11月18日
【申請(qǐng)日】2015年8月7日...