一種開關(guān)電源驅(qū)動延遲控制電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路領(lǐng)域，涉及一種開關(guān)電源驅(qū)動延遲控制電路。
【背景技術(shù)】
[0002]眾所周知，開關(guān)電源電路工作在恒流輸出模式時(shí)，可以通過控制電路，使輸出的電流值由一調(diào)節(jié)電壓控制。
[0003]對于傳統(tǒng)的開關(guān)電源控制電路，恒流模式往往設(shè)計(jì)成電感電流連續(xù)的控制方式，當(dāng)輸出電流設(shè)定較低時(shí)，系統(tǒng)開關(guān)頻率會顯著增加，使得系統(tǒng)最小輸出電流能力由系統(tǒng)最大開關(guān)頻率能力限制，另外，不同的系統(tǒng)開關(guān)頻率條件下，系統(tǒng)輸入電壓、輸出電壓對輸出電流恒流精度的影響也不同。因此，現(xiàn)有的開關(guān)電源控制電路已越來越不能滿足用戶的需要。
【發(fā)明內(nèi)容】
[0004]本發(fā)明旨在解決上述技術(shù)問題，提供一種關(guān)電源驅(qū)動延遲控制電路，該電路可以使開關(guān)電源電路的開關(guān)每個(gè)周期延遲導(dǎo)通，從而使電感電流工作在斷續(xù)模式，當(dāng)輸出電流設(shè)定較低時(shí)系統(tǒng)開關(guān)頻率不會增加，并且使系統(tǒng)輸入電壓、輸出電壓對輸出電流的恒流精度沒有影響。
[0005]本發(fā)明提供一種開關(guān)電源驅(qū)動延遲控制電路，用于接受所述開關(guān)電源電路的第一驅(qū)動信號和調(diào)節(jié)電平，并向所述開關(guān)電源電路輸出第二驅(qū)動信號，包括順次連接的跨導(dǎo)模塊、積分模塊、比較模塊和邏輯模塊，其中，
[0006]所述跨導(dǎo)模塊具備兩個(gè)輸入端，分別用于輸入所述調(diào)節(jié)電平和外部基準(zhǔn)電壓，所述跨導(dǎo)模塊的輸出端用于輸出第一積分電流，所述跨導(dǎo)模塊用于將所述調(diào)節(jié)電平轉(zhuǎn)化為所述第一積分電流；
[0007]所述積分模塊的第一輸入端與所述跨導(dǎo)模塊的輸出端相連接，其第二輸入端接受一外部偏置電流，第三輸入端與所述邏輯模塊的一個(gè)輸出端相連接，所述積分模塊的輸出端用于輸出積分電壓，所述積分模塊用于對所述第一積分電流和所述外部偏置電流進(jìn)行積分，從而輸出積分電壓；
[0008]所述比較模塊包括比較器，所述比較器的正相輸入端接受一預(yù)設(shè)的閾值電平，其反相輸入端與所述積分模塊的輸出端相連接，所述反相器的輸出端用于輸出第三驅(qū)動信號;
[0009]所述邏輯模塊一個(gè)輸入端與所述比較器的輸出端相連接，另一個(gè)輸入端用于接受所述第一驅(qū)動信號，其一個(gè)輸出端與所述積分模塊的第三輸入端相連接，用于輸出放電控制信號，其另一個(gè)輸出端連接至所述開關(guān)電源電路，用于向所述開關(guān)電源電路輸出所述第二驅(qū)動信號。
[0010]優(yōu)選的，所述跨導(dǎo)模塊包括:
[0011]作為差分輸入端的第一 MOS管和第二 MOS管，所述第一 MOS管的柵極用于輸入所述外部基準(zhǔn)電壓，所述第二 MOS管的柵極用于輸入所述調(diào)節(jié)電壓；
[0012]第三MOS管，所述第三MOS管的漏極與所述第一 MOS管的漏極相連接，其源極接地，其柵極與其漏極短接；
[0013]第四MOS管，所述第四MOS管的漏極與所述第二 MOS管的漏極相連接，其源極接地，其柵極與其漏極短接；
[0014]第五MOS管，所述第五MOS管的柵極連接外部偏置電壓，其源極連接電源，其漏極通過第一電阻與所述第一 MOS管的源極相連接，同時(shí)其漏極通過第二電阻與所述第二 MOS管的源極相連接；
[0015]第六MOS管，所述第六MOS管的柵極與所述第四MOS管的柵極相連接，其源極接地；
[0016]第七M(jìn)OS管，所述第七M(jìn)OS管的柵極與所述第三MOS管的柵極相連接，其源極接地，其漏極作為所述跨導(dǎo)模塊的輸出端；
[0017]第八MOS管，所述第八MOS管的源極連接至電源，漏極與所述第六MOS管的漏極相連接，其柵極與漏極短接；
[0018]第九MOS管，所述第九MOS管的源極連接至電源，其柵極與所述第八MOS管的柵極相連接，其漏極與所述第七M(jìn)OS管的漏極相連接。
[0019]優(yōu)選的，所述積分模塊包括:
[0020]第十MOS管，所述第十MOS管的源極與所述跨導(dǎo)模塊的輸出端相連接，柵極與積分模塊的第三輸入端相連接，漏極與所述積分模塊的輸出端相連接；
[0021 ] 第十一 MOS管，所述第十一 MOS管的漏極與所述第十MOS管的漏極相連接，其源極與所述第二輸入端相連接，其柵極與所述第三輸入端相連接；
[0022]電容，所述電容連接在所述積分模塊的輸出端與接地端之間。
[0023]優(yōu)選的，還包括第十二 MOS管，所述第十二 MOS管的柵極連接至一外部偏置電壓，其源極接地，其漏極與所述積分模塊的第二輸入端相連接。
[0024]優(yōu)選的，所述邏輯模塊包括交叉連接的第一或非門和第二或非門，所述第一或非門的一個(gè)輸入端接受所述第一驅(qū)動信號，另一個(gè)輸入端與所述第二或非門的輸出端相連接，其輸出端用于輸出所述第二驅(qū)動信號，所述第二或非門的一個(gè)輸入端與所述比較單元的輸出端相連接，另一個(gè)輸入端與所述第一與非門的輸出端相連接，其輸出端連接至所述積分模塊的第三輸入端。
[0025]優(yōu)選的，所述第一 MOS管?所述第二 MOS管為PMOS管，所述第三MOS管?所述第七M(jìn)OS管為NMOS管，所述第八MOS管?所述第九MOS管為PMOS管。
[0026]優(yōu)選的，所述第十MOS管為PMOS管，所述第^^一 MOS管為NMOS管。
[0027]優(yōu)選的，所述第十二 MOS管為NMOS管。
[0028]由于采用了上述的技術(shù)解決方案，本發(fā)明一種開關(guān)電源驅(qū)動延遲控制電路，可以使開關(guān)電源電路的開關(guān)每個(gè)周期延遲導(dǎo)通，使電感電流工作在斷續(xù)模式，當(dāng)輸出電流設(shè)定較低時(shí)系統(tǒng)開關(guān)頻率不會增加，并且使系統(tǒng)輸入電壓、輸出電壓對輸出電流的恒流精度沒有影響。
【附圖說明】
[0029]圖1為本發(fā)明的開關(guān)電源驅(qū)動延遲控制電路的最佳實(shí)施方式的電路圖。
【具體實(shí)施方式】
[0030]下面結(jié)合附圖和【具體實(shí)施方式】對本發(fā)明的開關(guān)電源驅(qū)動延遲控制電路作進(jìn)一步的詳細(xì)描述，但不作為對本發(fā)明的限定。
[0031]如圖1所示，本發(fā)明的開關(guān)電源驅(qū)動延遲控制電路包括依次連接的跨導(dǎo)模塊101，積分模塊102，比較器CMP以及邏輯模塊103。
[0032]其中，跨導(dǎo)模塊101具體結(jié)構(gòu)如下:
[0033]第一 PMOS管Ml和第二 PMOS管M2構(gòu)成跨導(dǎo)模塊101的差分輸入端，第一 PMOS管Ml的柵極接收一記住電壓Vref，第二 PMOS管M2的柵極接受開關(guān)電源電路的調(diào)節(jié)電壓Vadj ；
[0034]第三NMOS管M3的漏極與第一 PMOS管Ml的漏極相連接，源極接地，柵極與漏極短接；
[0035]第四NMOS管M4的漏極與第二 PMOS管的M2的漏極相連接，源極接地，柵極與漏極短接；
[0036]第五PMOS管的柵極的柵極連接一外部偏置電壓Vbl，源極連接至電源，漏極通過第一電阻Rl與第一 PMOS管Ml的源極相連接，同時(shí)，第五PMOS管M5的漏極通過第二電阻R2與第二 PMOS管M2的源極相連接；
[0037]第一電阻Rl和第二電阻R2的作用是分別將所輸入的基準(zhǔn)電壓Vref和調(diào)節(jié)電壓Vadj轉(zhuǎn)化為電流，并決定了從調(diào)節(jié)電平Vadj轉(zhuǎn)換到第一積分電流CURl的跨導(dǎo)值。
[0038]第六NMOS管M6的柵極與第四NMOS管M4的柵極相連接，源極接地；
[0039]第七NMOS管M7的柵極與第三NMOS管M3的柵極相連接，源極接地，漏極作為跨導(dǎo)模塊101的輸出端，用于輸出第一積分電流CURl ；
[0040]第八PMOS管M8的漏極與第六NMOS管M6的漏極相連接，源極連接至電源，柵極與漏極短接；
[0041]第九PMOS管M9的柵極與第八PMOS管M8的柵極相連接，源極連接至電源，漏極與第七NMOS管M7的漏極相連接。
[0042]其中積分模塊102的結(jié)構(gòu)如下:
[0043]第十PMOS管MlO的柵極與跨導(dǎo)模塊101的輸出端相連接，接受第一積分電流⑶Rl，漏極連接至積分模塊102的輸出端；
[0044]第^^一 NMOS管Ml I的漏極與第十PMOS管MlO的漏極相連接，源極連接至積分模塊102的第二輸入端，用于接受一外部偏置電流⑶R2 ;
[0045]另外，第十PMOS管MlO和第^^一 NMOS管Mll的柵極連接至積分模塊102的第三輸入端，進(jìn)而連接至后述邏輯模塊103 ;
[0046]積分模塊102還包括電容Cl，連接在輸出端與接地端之間。
[0047]另外，本實(shí)施方式中還具備第十二 NMOS管M12，其柵極連接至一偏置電壓Vb2，漏極與積分模塊102的第二輸入端相連接，進(jìn)而連接至地十一 NMOS管Ml I的漏極，源極接地，第十二 NMOS管M12用于確立外部偏置電流⑶R2的大小[0K]。
[0048]比較器CMP的正相輸入端連接至一外部閾值電壓Vth，反相輸入端與積分模塊102的輸出端相連接，接受積分電壓Vint，輸出端輸出第三驅(qū)動信號Drv3。
[0049]邏輯模塊103為交叉連接的第一或非門Gl和第二或非門G2所構(gòu)成的RS觸發(fā)器。具體的，第一或非門Gl的一個(gè)輸入端接受開關(guān)電源電路輸入的第一驅(qū)動信號Drvl，另一個(gè)輸入端與第二或非門G2的輸出端相連接，第二或非門G2的一個(gè)輸入端與比較器CMP的輸出端相連接，接受第三驅(qū)動信號Drv2，另一個(gè)輸入端與第一或非門Gl的輸出端相連接；第二或非門G2的輸出端連接至積分模塊102的第三輸入端，進(jìn)而連接至第十PMOS管MlO和第^^一NMOS管Mll的柵極，用于輸出放電控制信號Dischg，第一或非門Gl的輸出端則輸出第二驅(qū)動信號Drv2至開關(guān)電源電路。
[0050]以下對本實(shí)施方式的開關(guān)電源驅(qū)動延遲控制電路的工作原理進(jìn)行進(jìn)一步說明。
[0051]傳統(tǒng)的開關(guān)電源控制電路中，會產(chǎn)生一個(gè)信號用作觸發(fā)開關(guān)導(dǎo)通，產(chǎn)生另一個(gè)信號用作觸發(fā)開關(guān)斷開，由于本發(fā)明的目的