管100的擊穿電壓最大。
[0042]參見圖2，結終端結構30還包括多個分壓保護結構40以及覆蓋其表面的鈍化層308。鈍化層308的厚度在6000埃?10000埃，其材料可以為氮化硅。鈍化層也可以為聚酰亞胺，其厚度在30000埃?50000埃。分壓保護結構40的剖面示意圖如圖7所示。分壓保護結構40包括柵氧化層402、場氧化層404、多晶娃場板406、第一介質層408、第二介質層410以及金屬場板414。
[0043]柵氧化層402形成于各重摻雜區(過渡場限環302、場限環3042以及截止環306)的表面，因此制備過程中可以與VDM0S或者IGBT晶體管有源區柵氧化層的制備工藝兼容，從而不需要增加光刻次數，能夠節省成本。柵氧化層402的厚度較薄，在500埃?1200埃之間。
[0044]場氧化層404形成于各重摻雜區一側的襯底10上且與柵氧化層402接觸。場氧化層404的厚度大于柵氧化層402的厚度。場氧化層404的厚度為10000埃?20000埃。場氧化層404的材料可以為硅的氧化物，例如二氧化硅。
[0045]場氧化層404、第一介質層408以及第二介質層410呈臺階狀依次向上分布。在本實施例中，第一介質層408的材料為硼磷硅玻璃(BPSG)，第二介質層410的材料為磷硅玻璃(PSG)，即第一介質層408為硼磷娃玻璃層，第二介質層410為磷娃玻璃層。兩個介質層采用不同的材料可以更好地抑制外界電荷。分壓保護結構40還包括形成于第一介質層408和第二介質層410之間的隔離層416。隔離層416用于隔離第一介質層408以及第二介質層410。隔離層416的材料可以為氮化硅、氮氧化硅等。在本實施例中，隔離層416的材料為氮化硅(Si3N4)。由于氮化硅具有極高的致密性，它是良好的濕法刻蝕阻擋劑，能保護下面的第一介質層408，便于PSG刻蝕時刻出完整的、平整度較好的臺階。此外，由于氮化硅具有致密性，它還能阻擋外界電荷進入器件內部，因而起到保護器件、提高器件工作可靠性的作用。具體地，場氧化層的厚度為10000埃?20000埃，第一介質層408的厚度為12000埃?17000埃，第二介質層410的厚度為38000埃?46000埃，隔離層416的厚度為1000埃?2000埃。因此由場氧化層404、第一介質層408、第二介質層410以及隔離層416形成的結終端結構30的氧化層的總厚度在61000埃?85000埃。在其他的實施例中，第一介質層408和第二介質層410均采用磷硅玻璃(PSG)，二者之間同樣設置隔離層416。
[0046]多晶硅場板406部分覆蓋柵氧化層402且部分覆蓋場氧化層404。金屬場板414則部分覆蓋第一介質層408以及第二介質層410。。第一介質層408中設置有第一接觸孔412以及第二接觸孔418。第一接觸孔412貫穿第一介質層408連接至多晶硅場板406。多晶娃場板406通過第一接觸孔412與金屬場板414連接，形成三臺階復合場板結構。在一實施例中，第一接觸孔412設置于多晶硅場板406上遠離多晶硅場板406下方的重摻雜區的一端，從而使得第一接觸孔412與多晶硅場板406的末端相連形成完整的臺階場板結構，可以避免第一接觸孔412設置于多晶硅場板406的中間區域時，多晶硅場板406上與第一接觸孔412相連且離開柵氧化層402 —側的多晶硅場板會產生電場，與形成的三臺階復合場板結構所產生的電場互相疊加，使得電場形式復雜，對擊穿特性帶來不利影響，甚至可能引起擊穿電壓下降或擊穿特性曲線異常，也增加了仿真過程的運算量和仿真難度，甚至可能會引起仿真不收斂。在本實施例中，金屬場板414還通過第二接觸孔418與娃片表面直接接觸。具體地，第二接觸孔418貫穿第一介質層408、柵氧化層402連接至各重摻雜區表面，從而直接與硅表面連接(由于接觸孔刻蝕時一般會有少量過刻，故會將各摻雜區上方的柵氧化層402刻蝕掉從而直接與硅片表面連接)。在本實施例中，金屬場板414延伸至第二接觸孔418上，從而通過第二接觸孔418與位于金屬場板414下方的重摻雜區連接。第二接觸孔418用于利用金屬場板414將硅表面電荷釋放掉，以抑制界面電荷，提高擊穿電壓，并增加了擊穿電壓的穩定性。第一接觸孔418和第二接觸孔412之間的金屬場板414對耐壓的作用不大，該段長度大小不會對擊穿電壓產生影響。因此，功率晶體管100中的結終端結構30耐壓的等效圖如圖8所示。
[0047]形成的三臺階復合場板結構可以將結終端結構電場由半導體體內轉移到場氧化層404、第一介質層408以及第二介質層410上，特別是第二介質層410上，從而使得體內電場減小，提高了擊穿電壓。其中，高電場主要加在厚的第一介質層408和第二介質層410上。與常規采用場限環或場限環加多晶硅場板(或者金屬場板)的高壓功率晶體管的終端結構相比，硅表面承受的電場更小，從而擊穿電壓更高。
[0048]具體地，分壓保護結構40在主結、過渡場限環302和復合場限環304的彎曲部分，由于柵氧化層402的厚度較薄，能夠引入更多的附加電荷，來減少主結、過渡場限環302和復合場限環304的尖峰電場。在場板的終端形成較厚的氧化層(包括場氧化層404、第一介質層408以及第二介質層410)，能引入更少的附加電荷，形成弱的附加尖峰電場，從而很好抑制功率晶體管100表面電荷，具有較高的擊穿電壓。多晶硅場板406的長度以及第二介質層410上的金屬場板414的長度也可以根據擊穿電壓以及漏電要求進行統籌優化設計。
[0049]參見圖2，在本實施例中分壓保護結構40在過渡場限環302、復合場限環結構304以及截止環306表面均有分布，從而可以很好的將結終端結構半導體體內電場轉移到場氧化層404、第一介質層408以及第二介質層410上，使得半導體內電場減小，提高了功率晶體管的擊穿電壓。同時，由于分壓保護結構40的加入，使用較少的場限環即可實現相同的擊穿電壓，從而使得結終端結構30的面積較小。因此芯片面積減小，能大大減小生產成本，使得功率晶體管100的性價比提高。上述功率晶體管100中的結終端結構30中形成復合場限環304 (即在場限環3042的內側設置有第一導電類型環3044)，復合場限環結構304中與場限環3042的導電類型相反的第一導電類型環3044對場限環進行雜質補償，從而降低場限環3042的雜質濃度，使得耗盡層邊界曲線向場限環3042內擴展較多，向外擴展較少，從而既可以提高功率晶體管100的擊穿電壓也減小了終端面積，降低了生產成本。
[0050]為了更好的說明本實施例中的功率晶體管100的結終端結構30所具有的優點，下面結合對比例的仿真結果進行進一步說明。對比例中的結終端結構900的結構如圖9所示。對比例中的絕終端結構900與本實施例中的結終端結構30的區別僅在于未在場限環904的內側形成有第二導電類型環。
[0051]圖10為功率晶體管的結終端結構的擊穿電壓的仿真圖。其橫軸表示擊穿電壓，單位為伏特；縱軸為漏電流，單位為安。其中，曲線1表示本實施例的器件的擊穿電壓-漏電流曲線。曲線2表示對比例的器件的功率晶體管的擊穿電壓曲線-漏電流曲線。從圖中可以看出，對比例的功率晶體管的擊穿電壓為2100V，而本實施例中的功率晶體管100的擊穿電壓2340V，擊穿電壓提高了 240V，幅度提升較大。
[0052]圖11為功率晶體管的結終端結構的橫向表面的一維電勢分布的仿真圖，其橫軸表示沿器件橫向方向的長度，單位為微米，縱軸表示電勢，單位為伏特。其中，曲線1表示對比例，曲線2表示本實施例。可以看出，本實施例中的功率晶體管100的結終端結構30中的每個場限環304