個優選的實施例中，上述字線柵4和襯底1之間設置有柵介質層3。
[0031] 在此基礎上，進一步的，柵介質層3的材質為二氧化硅，也可以為高介電常數材料， 從而可以優化閾值電壓(Vt)以及顯著的減小選擇柵(select gate，簡稱SG)(該選擇柵即字 線柵)的柵介質漏電流。
[0032] 在本發明的一個優選的實施例中，上述擦除柵7的形狀可以為T形。
[0033] 在本發明的一個優選的實施例中，上述分柵結構和擦除柵7之間（也可以說是浮柵 5和控制柵6形成的堆疊結構和擦除柵7之間）設置有隔離層8,該隔離層8的材質為氧化物， 即該隔離層8為遂穿氧化層。
[0034] 此外，本發明增加控制柵6和浮柵5的耦合面積，可以提高控制柵對浮柵的耦合系 數，進而提高閃存寫入效率的原理如下：
[0035] 1、增加耦合系數的原理：
[0036]控制柵和浮柵之間的耦合系數的物理公式為：
[0037]
[0038]其中e為常數，d為極板(控制柵和浮柵)間距，Cfg為浮柵電容，S為極板面積，當e、 d、0(?為常量時，通過改變S能增加 CR值。
[0039] 2、增加耦合系數來提高寫入速度原理：
[0040] 在分離式柵結構的閃存中，數據寫入時通過源端熱電子注入（Source-side hot electron injection)來實現，浮柵上必須要有電壓，在其他外接操作條件相同的情況下， 更高的耦合系數能帶來更快的寫入速度。
[0041] 實施例二：
[0042]如圖2所示，本實施例與實施例一大致相同，區別僅在于本實施例中位于分柵結構 和擦除柵7之間的隔離層8的材質為高介電常數材料，以增大該隔離層8的電介質強度，改善 擦除衰退的現象，提高閃存產品質量和可靠性。
[0043] 在本發明的一個優選的實施例中，擦除柵8的寬度為0.15~0.4μπι(例如0.15μπι、 0.2μπι、0.3μπι或0.4μπι等）。這是由于隔離層8的材質為高介電常數材料，從而增大了隔離層8 的電介質強度；同時，會造成介電常數的增大，影響浮柵5和擦除柵7之間的耦合系數，而為 了減小介電常數的增大對耦合系數的影響，且保持整個存儲單元面積不變;本實施例設置 擦除柵7的具有較小的寬度以增大浮柵5和擦除柵7之間的間距，進而減小介電常數的增大 對耦合系數的影響；即通過優化浮柵和擦除柵之間的空間尺寸來平衡兩者之間的耦合系數 的改變。
[0044] 實施例三：
[0045] 如圖3所示，本實施例與實施例二大致相同，區別僅在于本實施例中位于分柵結構 和擦除柵7之間的隔離層8為第一氧化物層81/高介電常數材料層82/第二氧化物層83構成 的三明治結構，相對于實施例二，本實施例在增大了隔離層8的電介質強度的同時，縮小了 對介電常數的影響，進而對浮柵5和擦除柵7之間的耦合系數的影響也較小。
[0046]本領域技術人員應該理解，本領域技術人員在結合現有技術以及上述實施例可以 實現變化例，在此不做贅述。這樣的變化例并不影響本發明的實質內容，在此不予贅述。 [0047]以上對本發明的較佳實施例進行了描述。需要理解的是，本發明并不局限于上述 特定實施方式，其中未盡詳細描述的設備和結構應該理解為用本領域中的普通方式予以實 施;任何熟悉本領域的技術人員，在不脫離本發明技術方案范圍情況下，都可利用上述揭示 的方法和技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等 效實施例，這并不影響本發明的實質內容。因此，凡是未脫離本發明技術方案的內容，依據 本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發明 技術方案保護的范圍內。
【主權項】
1. 一種分離式柵閃存結構，其特征在于，包括： 襯底，設置有源區和漏區； 擦除柵，設置于所述源區之上； 分柵結構，設置于所述源區和漏區之間的所述襯底之上，且所述分柵結構包括浮柵、控 制柵以及字線柵； 其中，所述控制柵設置于所述浮柵和所述字線柵之上，且部分位于所述字線柵之上的 所述控制柵的下表面低于所述浮柵的上表面使得所述控制柵與所述浮柵具有部分縱向交 疊區域，以增加所述控制柵和所述浮柵的耦合面積。2. 如權利要求1所述的分離式柵閃存結構，其特征在于，所述字線柵為金屬柵。3. 如權利要求2所述的分離式柵閃存結構，其特征在于，所述金屬柵比所述控制柵的厚 度薄180~220埃。4. 如權利要求1所述的分離式柵閃存結構，其特征在于，所述擦除柵的形狀為T形。5. 如權利要求1所述的分離式柵閃存結構，其特征在于，所述分柵結構和所述擦除柵之 間設置有隔離層。6. 如權利要求5所述的分離式柵閃存結構，其特征在于，所述隔離層為高介電常數材 料。7. 如權利要求5所述的分離式柵閃存結構，其特征在于，所述隔離層為氧化物層/高介 電常數材料層/氧化物層構成的三明治結構。8. 如權利要求6或7所述的分離式柵閃存結構，其特征在于，所述擦除柵的寬度為0.15 ~0 · 4μπι〇9. 如權利要求1所述的分離式柵閃存結構，其特征在于，所述字線柵和所述襯底之間設 置有柵介質層。10. 如權利要求9所述的分離式柵閃存結構，其特征在于，所述柵介質層的材質為二氧 化硅或高介電常數材料。
【專利摘要】本發明涉及半導體制造技術領域，尤其涉及一種分離式柵閃存結構，一方面通過將字線柵由厚度更小的金屬柵取代以減小字線柵的阻值，并釋放空間，以便于通過設置部分位于字線柵之上的控制柵的下表面低于浮柵的上表面使得控制柵與浮柵具有部分的縱向交疊區域，以增加控制柵和浮柵的耦合面積，從而提高了控制柵對浮柵的耦合系數CR，進而提高了閃存寫入效率；另一方面通過增大分柵結構和擦除柵之間的隔離層的電介質強度，改善擦除衰退的現象，提高閃存產品質量和可靠性，并通過減小擦除柵的寬度來優化浮柵和擦除柵之間的空間距離以保持浮柵和擦除柵的耦合系數不變。
【IPC分類】H01L21/28, H01L27/115, H01L21/8247
【公開號】CN105679762
【申請號】CN201610055247
【發明人】安西琳, 周俊, 李赟
【申請人】武漢新芯集成電路制造有限公司
【公開日】2016年6月15日
【申請日】2016年1月27日