二極管輔助觸發的可控硅器件及其制造方法、集成電路的制作方法
【技術領域】
[0001]本發明屬于集成電路技術領域，具體涉及到一種二極管輔助觸發的可控硅器件及其制造方法、集成電路。
【背景技術】
[0002]集成電路的靜電放電(Electrostatic Discharge，ESD)現象是芯片在浮接的情況下，大量的電荷從外向內灌入集成電路的瞬時過程。由于集成電路芯片的內阻很低，當ESD現象發生時，會產生一個瞬時(耗時100?200納秒，上升時間僅約0.1?10納秒)、高峰值(幾安培)的電流，并且產生大量焦耳熱，從而會造成集成電路芯片失效問題。對于深亞微米的集成電路，二極管觸發的娃控整流器(D1de Triggered Silicon Controlled Rectifier,DTSCR)由于觸發電壓可調，單位面積的電流泄放能力強而被廣泛的應用于先進工藝下的ESD保護。
[0003]對于現有的DTSCR器件，為了降低靜態泄漏電流需要增加二極管個數，這又會帶來版圖面積的增加，增加了設計成本;在VF_TLP(Very Fast-Transmiss1n Line Pulse)測試下器件的開啟時間較長，在CDM(Charged Device)事件發生時防護器件不能夠及時開啟，造成內部核心電路的柵氧化層擊穿而失效。
【發明內容】
[0004]本發明所要解決的技術問題是如何在不增加版圖面積的前提下，降低DTSCR結構的泄露電流，縮短開啟時間。
[0005]針對該技術問題本發明提供了一種二極管輔助觸發的可控硅器件，包括:
[0006]依次設置在P型襯底上的第一P+注入區，第一N+注入區和至少兩個N阱區，每一N阱區內均設置有靠近所述第一 P+注入區的第二 P+注入區和遠離所述第一 P+注入區的第二 N+注入區；
[0007]還包括:金屬互聯區，用于連接相鄰的N阱區內的第二N+注入區和第二P+注入區；
[0008]其中，所述第二P+注入區在所述P型襯底表面形成的圖形的面積不全相等且均不大于所述第一 P+注入區在所述P型襯底表面形成的圖形的面積；
[0009]所述第二N+注入區在所述P型襯底表面形成的圖形的面積不全相等且均不大于所述第一 N+注入區在所述P型襯底表面形成的圖形的面積。
[0010]優選地，所述第二P+注入區和所述第二 N+注入區在所述P型襯底表面形成的圖形的面積沿著遠離所述第一 P+注入區的方向減小且位于同一 N阱區的第二 P+注入區和第二 N+注入區的面積相等。
[0011]優選地，所述第一P+注入區，第一N+注入區、距所述第一P+注入區最近的第二P+注入區和距所述第一 P+注入區最近的第二 N+注入區在所述P型襯底表面形成的圖形是面積相等且長邊長度相等的矩形，且所有所述矩形的中心點的連線垂直于所述長邊。
[0012]優選地，所述第二P+注入區和第二 N+注入區在所述P型襯底表面形成的圖形是寬邊長度相等，長邊長度沿著遠離所述第一 P+注入區的方向按照預設比例減小的矩形。
[0013]優選地，所述第二P+注入區和第二 N+注入區的在所述P型襯底表面形成的圖形的中心點的連線垂直于所述長邊。
[0014]優選地，所述金屬互聯區是一邊長等于與其連接的第二P+注入區的長邊長度相等的矩形。
[0015]另一方面，本發明提供了一種二極管輔助觸發的可控硅器件的制造方法，包括:
[0016]SI:依次在P型襯底上形成第一P+注入區，第一N+注入區和至少兩個N阱區，在每一N阱區內，形成靠近所述第一P+注入區的第二P+注入區和遠離所述第一P+注入區的第二N+注入區；
[0017]S2:形成連接相鄰N阱區內的第二 N+注入區和第二 P+注入區的金屬互聯區；
[0018]其中，所述第二P+注入區在所述P型襯底表面形成的圖形的面積不全相等且均不大于所述第一 P+注入區在所述P型襯底表面形成的圖形的面積；
[0019]所述第二N+注入區在所述P型襯底表面形成的圖形的面積不全相等且均不大于所述第一 N+注入區在所述P型襯底表面形成的圖形的面積。
[0020]優選地，在所述步驟SI之前還包括:形成用于制作N阱區的第一版圖和用于制作第一P+注入區，第一N+注入區、第二P+注入區和第二N+注入區的第二版圖；
[0021]其中，所述第一版圖中包括至少兩個第一矩形，所述矩形的短邊相等、長邊均平行，沿著預設的第一方向，第一版圖上的矩形長邊長度減小；
[0022]所述第二版圖中與每一所述第一矩形對應的位置內包括兩個短邊相等，長邊平行于所述第一矩形長邊的第二矩形，第二矩形的長邊長度小于與其對應的第一矩形的長邊的長度;在所述第二版圖上，從長邊長度最長的第二矩形開始，沿著預設的第二方向，還包括兩個短邊相等，長邊平行于所述第二矩形長邊的第三矩形；
[0023]其中，當所述第二版圖上第二矩形的圖形位于所述第一版圖中的第一矩形中的相應位置時，所述第一方向與所述第二方向相反。
[0024]優選地，在所述第一版圖上，所述第一矩形的中心點的連線垂直于所述第一矩形的長邊；
[0025]在所述第二版圖中，所述第二矩形和所述第三矩形的中心點的連線垂直于所述第二矩形的長邊。
[0026]第三方面，本發明還提供了一種集成電路，包括以上所提供的二極管輔助觸發的可控硅器件。
[0027]本發明所提供了一種二極管輔助觸發的可控硅器件(DTSCR)及其制造方法、集成電路，DTSCR器件用于集成電路中的ESD防護，該DTSCR通過減小阱區及阱區內的注入區的面積，提高每一個二極管的觸發電壓，從而降低了正常工作狀態下DTSCR的泄露電流。另一方面，阱區及阱區內的注入區的面積依照比例減小，使得每一二極管上的電流密度增加，從而縮短了 DTSCR器件的開啟時間。
【附圖說明】
[0028]為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
[0029]圖1是現有技術中的DTSCR器件的結構示意圖；
[0030]圖2是現有技術中的DTSCR器件的版圖結構示意圖；
[0031 ]圖3是本發明所提供的DTSCR器件的版圖結構示意圖；
[0032]圖4是現有技術中的DTSCR和本發明所提供的DTSCR器件的傳輸線脈沖(TLP)的測試結果圖；
[0033]圖5是現有技術中的DTSCR和本發明所提供的DTSCR器件的快速傳輸線脈沖(VF-TLP)的測試結果圖。
【具體實施方式】
[0034]為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。
[0035]實施例1:
[0036]圖1為現有技術中的DTSCR器件的結構示意圖，圖1中包括了5個N阱區，具體為:P型襯底100;
[0037