047] 基于上述對開路缺陷電路模型和短路缺陷電路模型的分析，本申請的核心思想 是，采用雙路徑測試方案，將激勵信號經過TSV后的輸出信號同時施加到具有差異的兩個路 徑中，通過分析兩個路徑輸出端的信號表現來判定TSV缺陷。從而，本申請的TSV測試方案可 以用于覆蓋TSV開路缺陷和短路缺陷，該方案可以用于pre-bond和post-bond階段的TSV測 試方案，此外，該方案還可以具有較好的低功耗特性。
[0048]為使本申請的目的、技術方案和優點更加清楚明白，下面將通過具體實施例并結 合參考附圖對本申請作進一步說明。為方便說明，本申請首先對單個TSV的測試給出相應的 測試方案，然后，由于3D集成電路包括多個TSV(本文稱為TSV組），單個地測試TSV是困難且 耗時的，因此本申請隨后又提供了一種同時測試多個TSV是否開路或者短路的測試電路，從 而實現對3D集成電路中硅通孔組的測試。
[0049]如圖3所述，為本申請一實施例的TSV測試電路的框圖示意圖，其中，激勵源與TSV 的輸入端相連接，用于為TSV提供激勵信號，TSV的輸出端連接到并聯的第一電路支路和第 二電路支路，第一電路支路包括反相器件，第二電路支路包括電平觸發器件和用于控制電 平觸發器件所處的該第二電路支路的通斷的開關器件，并聯的第一電路支路和第二電路支 路的輸出端連接到第三電路支路，該第三電路支路根據第二電路支路當前處于的導通或斷 開狀態，予以相應的輸出，該輸出被送至檢測電路支路，由檢測電路支路根據第三電路支路 的輸出的信號表現，確定TSV是否存在開路缺陷或短路缺陷。當第二電路支路當前處于導通 狀態時，第三電路支路的輸出端的脈沖寬度為TSV的輸出端的信號延遲與第一和第二兩條 電路支路的輸出的延遲差的總和，檢測電路支路判斷第三電路支路的輸出端的脈沖寬度與 TSV的輸入端的脈沖寬度是否在合理范圍內，如果在合理范圍內，則TSV不存在開路缺陷，如 果超出合理范圍，則TSV存在開路缺陷；當第二電路支路當前處于斷開狀態時，TSV的輸出端 僅通過第一電路支路的反相器件輸出至第三電路支路的輸入端，檢測電路支路判斷第三電 路支路的輸出端與TSV的輸入端的電平是否相反，如果相反，則TSV不存在短路缺陷，如果相 同，則TSV存在短路缺陷。這是因為在存在短路缺陷的情況下，由于漏電增加導致TSV輸出端 電壓下降，當達不到反相器閾值電壓時，反相器不工作，即反相器的輸出不反相。
[0050] 在圖3所示實施例的一具體實現中，第三電路支路為與門電路;第一電路支路的反 相器件為高閾值反相器;第二電路支路的電平觸發器件為施密特觸發器，開關器件為P溝道 金屬氧化物半導體場效應晶體管（即PMOS管）。此時，對單個TSV的測試電路如圖4所示，輸入 激勵信號至TSV輸入端，將TSV輸出端同時連接到兩個路徑上。一個路徑上串接高閾值反相 器，一個路徑上串接施密特觸發器且并接MOS管。兩個路徑的輸出端分別作為一個與門的輸 入。在與門輸出端可利用脈沖檢測電路進行TSV測試。
[0051] 如圖4所示，當控制PMOS管連接施密特觸發器通路時，在與門的輸出觀測到的脈沖 寬度是TSV上升和下降時間與兩路信號脈沖寬度差的總和，可由如下公式(2)表示。
[0052] T ουτ_〇? _and = T ουτ_〇? _tsv+T st-Tinv (2)
[0053] 其中，Tquktsv為被測TSV輸出端的信號沿，Tst為施密特觸發器的延遲，Tinv是高閾 值反相器的延遲，而Tokmd為與門輸出端的脈沖寬度。可見，圖4所示實施例的效果相當 于拉長了信號的上升和下降時間，便于測量和分辨。
[0054] 高閾值反相器的閾值電壓較高，輸出信號只在輸入信號達到閾值電壓時才會跳 變。理想情況下，輸出信號脈沖寬度都等于輸入信號電平為VDD時的脈沖寬度。反相器閾值 電壓越高，輸出信號脈沖寬度越近似于輸入信號達到VDD的脈沖寬度。
[0055] 施密特觸發器對于上升的信號閾值電壓較高，對于下降的信號閾值電壓較低。理 想情況下，輸出信號脈沖寬度等于輸入信號電平為VDD的脈沖寬度加上下降時間。施密特觸 發器和高閾值反相器的閾值電壓可能不同。如果施密特觸發器的閾值電壓較高，可以增加 輸出脈沖寬度，增強放大效果;反之，可能會產生一個較小的脈沖寬度。理想情況下，與門輸 出信號脈沖寬度為TSV輸出信號的上升/下降時間加上兩個路徑的延遲差。反相器通路波 形、施密特觸發器電路波形和與門輸出端波形分別如圖5中的(a)、(b)、（c)所示。
[0056]短路缺陷測試時，通過控制PMOS管的柵極信號斷開施密特觸發器路徑，TSV輸出信 號僅通過高閾值反相器路徑輸出。如圖6所示。如前述，當短路缺陷較嚴重時，短路電阻Rshcirt 較小，TSV輸出端的電平由上述公式（1)確定。在此配置下，由于高閾值反相器的閾值電壓較 高，TSV輸出脈沖的電壓如果達到閾值電壓，反相器輸出就有脈沖信號，否則輸出保持高電 平不變。
[0057]基于上述單個TSV的測試電路，本申請另一實施例還提供了應用該測試電路對單 個TSV進行測試的方法，包括：
[0058] 向TSV的輸入端輸入激勵信號；
[0059] 提供并聯的兩條電路支路連接到TSV的輸出端，其中一電路支路包括反相器件，另 一電路支路包括電平觸發器件和開關器件，開關器件控制電平觸發器件所處的電路支路的 通斷；
[0060] 提供第三電路支路連接到該并聯的兩條電路支路的輸出端，第三電路支路根據電 平觸發器件所處的電路支路當前處于的導通或斷開狀態，予以相應的輸出；
[0061] 提供檢測電路支路連接到第三電路支路的輸出端，檢測電路支路根據第三電路支 路的輸出的信號表現，確定TSV是否存在開路缺陷或短路缺陷。
[0062] 上述方法涉及的各步驟的相關描述可以參考前述測試電路中的相關內容，在此不 作重述。
[0063]此外，基于上述單個TSV的測試電路，本申請一實施例提供了針對3D集成電路中 TSV組的測試電路，其包括:多個前述針對單個TSV的測試電路、與TSV組中每一個TSV相對應 的串接于激勵源與對應的TSV的輸入端之間的多選器、以及設置于對應的硅通孔的測試電 路的第三電路支路的輸出端的開關部件。其中，多選器用于控制對應的TSV進入測試模式或 正常模式，當多選器控制對應的硅通孔進入測試模式，該對應的硅通孔的輸入為所述激勵 源的輸出信號，此時對應的開關部件連通以獲取相應的硅通孔的測試輸出，當多選器控制 對應的硅通孔進入正常模式，該對應的硅通孔的輸入為正常功能信號。
[0064] 在一具體實現中，本實施例的3D集成電路中TSV組的測試電路如圖7所示。圖7所示 是以示例性方式示出4個TSV，應理解，本實施例的3D集成電路中TSV組中TSV的數量可以為 任意，與之相應的其它部件的數量適應性隨之改變。一組TSV共享一個激勵信號源和一個檢 測電路支路。激勵信號源可用振蕩器或其它電路，檢測電路支路可用例如圖8所示的脈沖檢 測電路實現。在每個TSV的輸入端增加二選一多選器(Multiplexer)，由信號T控制。當T信號 為1時，進入測試模式，TSV的輸入信號為信號源電路的輸出。當T = O時，處于正常模式，TSV 的信號為正常功能信號。在每個與門的輸出端增加開關，開關控制信號在圖7中用Sl~S4表 示。當需要測試TSVi時，可連通Si開關并關閉其它開關，獲得TSVi的測試輸出。
[0065] 本實施例中的脈沖檢測電路如圖8所示，該電路由兩個JK觸發器構成。具體地，脈 沖檢測電路包括：由第一與非門和第二與非門構成的第一 JK觸發器，其中第一與非門的輸 出為第二與非門的一個輸入，第二與非門的另一個輸入為第三電路支路的輸出，第二與非 門的輸出為第一與非門的一個輸入，第一與非門的另一個輸入為經過非門的復位信號RST; 由第一或非門和第二或非門構成的第二JK觸發器，其中第一或非門的輸出為第二或非門的 一個輸入，第二或非門的另一個輸入為復位信號，第二或非門的輸出為第一或非門的一個 輸入，第一或非門的另一個輸入為第三電路支路的輸出；以及或非門，其中或非門的一個輸 入為第一 JK觸發器的輸出，另一個輸入為第二JK觸發器的輸出，或非門輸出檢測結果。如圖 8所示，TSV的測試結果信號由IN輸入，檢測結果由OUT輸出。脈沖檢測電路的功能可由下表1 說明。
[0068]表1脈沖檢測電路的功能
[0069] 從表1可以看出，由門電路構成的脈沖檢測電路可以用于實現當復位信號處于高 電平時，輸出低電平，當復位信號從高電平跳變至低電平時，輸出低電平，當復位信號處于 低電平時，輸出為從低電平跳變至高電平。
[0070] 基于上述3D集成電路中TSV組的測試電路，本申請另一實施例還提供了使用該3D 集成電路中TSV組的測試電路對進行測試的方法，以確定TSV組中每一個TSV是否存在開路 缺陷或短路缺陷。
[0071] 下面通過具體實驗給出采用本申請的TSV測試方案的效果。
[0072] 對