使用單片三維（3d）集成電路（ic）（3dic）技術完成片上系統（soc）的制作方法
【專利說明】使用單片三維（3D)集成電路（1C) (3DIC)技術完成片上系 統（SOC)
[0001 ] 優先權申請
[0002] 本申請請求于2013年7月16日提交的、并且名稱為"COMPLETE SYSTEM-ON-CHIP(SOC)USING MONOLITHIC THREE DIMENSIONAL(3D)INTERGRATED CIRCUIT(IC) (3DIC)TECHNOLOGY"、序列號61/846, 648的美國臨時專利申請的優先權，通過 引用將其全部內容并入本文。
[0003] 本申請還請求于2013年8月29日提交的、并且名稱為"COMPLETE SYSTEM-ON-CHIP(SOC)USING MONOLITHIC THREE DIMENSIONAL(3D)INTERGRATED CIRCUIT (IC) (3DIC) TECHNOLOGY"、序列號14/013,399的美國專利申請的優先權，通過引用 將其全部內容并入本文。
技術領域
[0004] 本公開內容的技術總體上涉及片上系統（S0C)集成電路（1C)。
【背景技術】
[0005] 移動通信設備在當前社會中已經變得常見。這些移動設備的流行部分地受到現在 在這些設備上實現的許多功能的推動。對這些功能的需求增加了處理能力要求并產生了對 較強勁的電池的需要。在移動通信設備的殼體的有限空間內，電池與處理電路競爭。有限 的空間對部件的持續小型化和電路內的功率消耗造成了壓力。盡管小型化已經在移動通信 設備的集成電路（1C)中具有特別的關注，但在其它設備中的1C的小型化上的努力也已經 推進。
[0006] 已經對使數字部件小型化并將越來越多的數字功能擠壓進單個集成電路（1C)中 作出了越來越多的努力。然而，迄今為止，已經證明了在單個1C內包括模擬和數字部件兩 者是困難的，舉例來說，例如當設計用于蜂窩電話或其它移動通信設備的射頻（RF)收發機 和信號處理元件時。類似地，即使在數字/模擬核心的相同側內，將具有不同的物理要求的 部件并入到單個1C內有時候也是困難的。例如，具有高速度要求的元件可能難以集成到與 要求低漏電流的元件相同的芯片中。將這些元件合并到單個芯片中的這種困難已經使得片 上系統（S0C)的解決方案不現實。在大多數器件中，創建了模擬芯片，并且其電耦合到數字 芯片。耦合需要導電體并導致了嚴重的面積損失，因為器件內的空間被奉獻給這些導電體。 使用用于導電體的這樣的空間與總體的小型化目標相沖突。
[0007] 這些相互矛盾的設計標準的一個折中解決方案為管芯疊置設計或其它系統級封 裝（SIP)布置。在這些管芯疊置的布置中，數字管芯疊置在模擬管芯上方，或者反之亦然。 然而，使管芯相互耦合仍然花費了空間。類似地，上部管芯通常小于底部管芯，形成類似于 金字塔的形狀。盡管存在具有多達三個管芯彼此疊置的商業實施方式，但這些實施方式并 不具有大量的空間節省。因此，仍然存在真正集成的S0C的需要。
【發明內容】
【具體實施方式】 [0008] 中公開的實施例包括使用單片三維（3D)集成電路（IC) (3DIC)集成 技術來完成片上系統的解決方案。本公開內容包括對單片3DIC內的層和所伴隨的可能在 層級之間穿過單片層級間過孔（MIV)的短的互連件進行定制來創建"芯片上的系統"或"片 上系統"（都被稱為（S0C))的能力的示例。具體來說，3DIC的不同層級被構建為支持不同 的功能性并遵守不同的設計標準。因此，3DIC可具有一個或多個模擬層、數字層、具有較高 電壓閾值的層、具有較低漏電流的層、電源層、用于實現需要不同基礎材料的部件的不同材 料的層、等等。不像系統級封裝（SIP)布置中的疊置的管芯，上層可以與下層尺寸相同，因 為不需要外部的引線連接。通過在單個3DIC內具有大量的層，整個系統可以被提供于單個 1C中并因此提供了 S0C。
[0009] 就這點而言，在一個實施例中，提供了一種單片3DIC系統。所述單片3DIC系統 包括多個層級，所述多個層級被設置為一個層級位于另一個層級的頂部。所述系統還包括 多個功能元件，所述多個功能元件選自由以下各項組成的組：計算、數字處理、模擬處理、射 頻（RF)信號處理、模擬/混合信號處理、功率管理、傳感器、電源、電池、存儲器、數字邏輯單 元、低漏電、低噪聲/高增益、時鐘、混合邏輯單元、以及時序邏輯單元。所述系統還包括分 布于所述多個層級之中的所述多個功能元件。所述系統還包括多個MIV，所述多個MIV使所 述多個層級電耦合。所述系統還包括提供完整的自容式S0C的所述多個功能元件。
[0010] 在另一個實施例中，公開了一種單片3DIC系統。所述單片3DIC系統包括多個層 級，所述多個層級被設置為一個層級位于另一個層級的頂部。所述系統還包括用于提供多 個功能的單元，所述多個功能選自由以下各項組成的組：計算、數字處理、模擬處理、RF信 號處理、模擬/混合信號處理、功率管理、傳感器、電源、電池、存儲器、數字邏輯單元、低漏 電、低噪聲/高增益、時鐘、混合邏輯單元、以及時序邏輯單元。所述系統還包括分布于所述 多個層級之中的用于提供所述多個功能的單元。所述系統還包括用于使所述多個層級電氣 地互相耦合的單元。所述系統還包括提供完整的自容式S0C的用于提供多個功能的單元。
[0011] 在另一個實施例中，公開了一種實現3DIC系統的方法。所述方法包括在3DIC內 提供多個層級。所述方法還包括提供跨所述多個層級的多個功能元件。所述方法還包括使 用MIV來使所述多個層級互相耦合。所述方法還包括使用3DIC來提供完整的自容式S0C。
【附圖說明】
[0012] 圖1是其中使用了集成電路（1C)的傳統的移動終端的框圖；
[0013] 圖2是其中使用了 1C的傳統的計算設備的框圖；
[0014] 圖3A-圖3C是創建系統級封裝（SIP)的示例性的傳統的管芯疊置嘗試的透視圖；
[0015] 圖4是根據本公開內容的示例性實施例的三維（3D)集成電路（IC) (3DIC)片上系 統（S0C)的側視圖；
[0016] 圖5是例示了用于設計3DIC S0C的示例性過程的流程圖；
[0017] 圖6是其中具有3DIC S0C的移動終端的框圖；
[0018] 圖7是其中具有3DIC S0C的計算設備的框圖。
【具體實施方式】
[0019] 現在參照附圖，描述了本公開內容的若干示例性實施例。本文中使用了詞語"示例 性的"來表示"作為示例、實例、或者例示"。本文中被描述為"示例性"的任何實施例并非必 須被解釋為優于其它實施例或比其它實施例有利。
【具體實施方式】 [0020] 中所公開的實施例包括使用單片三維（3D)集成電路（IC) (3DIC)集 成技術來完成片上系統的解決方案。本公開內容包括對單片3DIC內的層和所伴隨的可能 在層級之間穿過單片層級間過孔（MIV)的短的互連件進行定制來創建"芯片上的系統"或 "片上系統"（都被稱為（S0C))的能力的示例。具體來說，3DIC的不同層級被構建為支持不 同的功能性并遵守不同的設計標準。因此，3DIC可具有一個或多個模擬層、數字層、具有較 高電壓閾值的層、具有較低漏電流的層、電源層、用于實現需要不同基礎材料的部件的不同 材料的層、等等。不像系統級封裝（SIP)布置中的疊置的管芯，上層可以與下層是相同尺寸 的，因為不需要外部的引線連接。通過在單個3DIC內具有大量的層，整個系統可以被提供 于單個1C中并因此提供了 S0C。
[0021] 在討論本公開內容的細節之前，提供了對可能受益于本文中提出的S0C改進的傳 統設備的簡單描述。就這點而言，圖1和圖2例示