具有氣隙的半導體器件及其制造方法
【專利說明】具有氣隙的半導體器件及其制造方法
[0001]相關申請的交叉引用
[0002]本申請要求2014年7月25日提交的申請號為10-2014-0095041的韓國專利申請的優先權，其全部內容通過引用合并于此。
技術領域
[0003]示例性實施例涉及一種半導體器件，且更具體而言，涉及一種具有氣隙的半導體器件以及制造所述半導體器件的方法。
【背景技術】
[0004]半導體器件通常包括形成在相鄰的導電結構之間的電介質材料。隨著半導體器件的集成度增加，導電結構之間的距離變得更短，從而增加了寄生電容。寄生電容的增加可能破壞半導體器件的性能。
[0005]為了減小寄生電容，可以使用用于降低電介質材料的介電常數的方法。然而，所述方法在降低寄生電容上也具有限制，這是因為電介質材料具有高的介電常數值。
【發明內容】
[0006]各種實施例針對一種能夠降低相鄰的導電結構之間的寄生電容的半導體器件和一種用于制造所述半導體器件的方法。
[0007]根據一個實施例，一種半導體器件包括:第一插塞；位線，其與第一插塞耦接，提供在第一插塞之上，以及在一個方向上延伸；第二插塞，包括與位線相鄰的第一部分和與第一插塞相鄰的第二部分；雙氣隙，設置在第二插塞的第一部分與位線之間，并且包括第一氣隙和第二氣隙，其中，第一氣隙包圍第二插塞的第一部分，第二氣隙與位線平行地延伸；以及覆蓋層，其覆蓋第一氣隙和第二氣隙。所述半導體器件還包括:第三氣隙和第四氣隙，其設置在第二插塞的第二部分與第一插塞之間，其中，第三氣隙與第二氣隙垂直地耦接，第四氣隙與第一氣隙垂直地耦接。所述半導體器件還包括:第三氣隙，其設置在第二插塞的第二部分與第一插塞之間，其中，第三氣隙與第二氣隙垂直地耦接。第二氣隙被包括在電介質間隔件中，以及其中，電介質間隔件與位線平行地延伸。電介質間隔件包括第一間隔件和第二間隔件，以及其中，第二氣隙設置在第一間隔件與第二間隔件之間。第一間隔件和第二間隔件中的每個包括氮化硅。
[0008]根據另一個實施例，一種半導體器件包括:襯底，其包括第一區和第二區；第一插塞，其與第一區耦接；位線，其提供在第一插塞之上，并且與第一插塞耦接；第二插塞，其包括與位線相鄰的第一部分和與第一插塞相鄰的第二部分，其中，第二插塞與第二區耦接；第一氣隙和第二氣隙，其設置在第二插塞的第一部分與位線之間；第三氣隙，其設置在第二插塞的第二部分與第一插塞之間；覆蓋層，其覆蓋第一氣隙和第二氣隙的上部；第三插塞，其提供在第二插塞之上；以及存儲元件，其提供在第三插塞之上。第一氣隙為環形并且包圍第二插塞的第一部分，第二氣隙為線形并且與位線平行地延伸。第三氣隙從第二氣隙延伸以形成延續。所述半導體器件還包括:第四氣隙，其設置在第二插塞的第二部分與第三氣隙之間，其中，第三氣隙與第二氣隙垂直地耦接，第四氣隙與第一氣隙垂直地耦接。所述半導體器件還包括:電介質間隔件，其與位線平行，并且從位線的側壁之上延伸至第一插塞的側壁之上，其中，第二氣隙和第三氣隙被包括在電介質間隔件中。電介質間隔件包括第一間隔件和第二間隔件，第二氣隙和第三氣隙設置在第一間隔件與第二間隔件之間。第一間隔件和第二間隔件中的每個包括氮化硅。所述半導體還包括層間電介質層，其具有暴露出襯底的第一區的第一開口，第一插塞設置在第一開口中并且通過間隙與第一開口的側壁間隔開。所述半導體器件還包括:內襯層，其覆蓋間隙的側壁和底表面；柱體，其與內襯層間隔開并且從第一氣隙與第二氣隙之間延伸至間隙的中心；第一間隔件，其與位線平行地延伸，并且與內襯層耦接；以及第二間隔件，其與第一間隔件平行地延伸，并且與柱體耦接，其中，第二氣隙位于第一間隔件與第二間隔件之間。內襯層、柱體、第一間隔件和第二間隔件中的每個包括氮化硅。所述半導體器件還包括:插塞隔離層，提供在層間電介質層之上，以及第二開口，穿通插塞隔離層和層間電介質層，并且具有第二開口，其中，第二開口暴露出第二區，以及其中，第二插塞設置在第二開口中。所述半導體器件還包括:掩埋字線，其掩埋在襯底中，并且在與位線相交叉的方向上延伸；以及第一雜質區和第二雜質區，其形成在襯底中，并且分別與掩埋字線的第一側和第二側相鄰，其中，第一雜質區形成在第一區中，第二雜質區形成在第二區中。覆蓋層包括氧化硅。第一區和第二區中的每個具有凹陷的表面。
[0009]根據另一個實施例，一種用于制造半導體器件的方法包括:制備包括第一區和第二區的襯底；形成與第一區耦接的第一插塞并且在第一插塞之上形成位線；形成包括第一部分和第二部分的第二插塞，其中，第一部分與位線相鄰，其中，第二部分與第二表面耦接，并且設置成與第一插塞相鄰；形成包括設置在位線與第二插塞之間的第一犧牲間隔件和第二犧牲間隔件的電介質間隔件，其中，在形成第二插塞之前形成電介質間隔件；以及通過去除第二犧牲間隔件和第一犧牲間隔件而在位線與第二插塞之間形成第一氣隙和第二氣隙。所述方法還可以包括:在形成第一氣隙和第二氣隙之后形成覆蓋第一氣隙和第二氣隙的覆蓋層；以及在第二插塞之上形成第三插塞。形成第一氣隙和第二氣隙包括:通過去除第二犧牲間隔件來形成包圍第二插塞的第一部分的第一氣隙；形成覆蓋第一氣隙的第一覆蓋層；在第二插塞之上形成第三插塞；通過去除第一犧牲間隔件來形成與位線平行延伸的第二氣隙；以及形成覆蓋第二氣隙的第二覆蓋層。形成第一氣隙和第二氣隙時，第一氣隙包圍第二插塞的第一部分，第二氣隙線性地形成并且與位線平行地延伸。第一犧牲間隔件包括氧化硅，以及其中，第二犧牲間隔件包括氮化鈦。電介質間隔件包括:第一間隔件，其從第一插塞的側壁之上延伸至位線的側壁之上；第一犧牲間隔件，其形成在第一間隔件之上；第二間隔件，其形成在第一犧牲間隔件之上；以及第二犧牲間隔件，其形成在第二間隔件之上，并且包圍第二插塞的第一部分。第一間隔件、第一犧牲間隔件和第二間隔件中的每個與位線平行地延伸，并且設置在第一插塞與第二插塞之間，以及其中，第二犧牲間隔件設置在第二間隔件與第二插塞之間，并且形成為包圍第二插塞的第一部分的環形。第一間隔件包括設置在第一插塞的側壁之上的第一延伸部分和設置在第二插塞的第二部分的側壁之上的第二延伸部分。所述方法還可以包括:通過去除第一犧牲間隔件來形成設置在第二插塞的第二部分與第一插塞之間的第三氣隙和第四氣隙。第三氣隙從第二氣隙延伸，其中，第四氣隙從第三氣隙延伸，以及其中，第四氣隙與第一氣隙耦接。第一間隔件包括設置在第一插塞的側壁之上的第一延伸部分和設置在第二插塞的第二部分的側壁之上的第二延伸部分，以及其中，第一犧牲間隔件在第一間隔件的第一延伸部分之上延伸。所述方法還可以包括:通過去除第一犧牲間隔件來形成設置在第二插塞的第二部分與第一插塞之間的第三氣隙。第三氣隙從第二氣隙延伸，以及其中，第一氣隙和第三氣隙通過第二間隔件分開。形成第一插塞和位線包括:在襯底之上形成層間電介質層；通過刻蝕層間電介質層來形成暴露出第一區的第一開口 ；將暴露出的第一區凹陷；形成填充第一開口的初步第一插塞；在初步第一插塞之上形成位線；以及通過刻蝕具有與位線相同的線寬的初步第一插塞來形成第一插塞和在第一插塞的兩側上的間隙。形成電介質間隔件包括:在第一插塞的側壁和位線的側壁之上形成第一間隔件層；在第一間隔件層之上形成第一犧牲間隔件層；在第一犧牲間隔件層之上形成填充間隙的第二間隔件層；通過修整第二間隔件層、第一犧牲間隔件層和第一間隔件層來分別形成第二間隔件、第一犧牲間隔件和第一間隔件；在第二間隔件的側壁之上形成具有初步隔離部分的犧牲層圖案；將插塞隔離層填充在初步隔離部分中；通過去除犧牲層圖案來形成第二開口 ；在包括第二開口的結構之上形成第二犧牲間隔件層；以及通過刻蝕第二犧牲間隔件層在第二開口的側壁之上形成第二犧牲間隔件。形成第二插塞包括:延伸第二開口以暴露出第二區；形成填充第二開口的導電層；以及通過將導電層凹陷來形成部分地填充第二開口的第二插塞。所述方法還可以包括:在形成層間電介質層之前，通過刻蝕襯底來形成柵溝槽；形成被掩埋在柵溝槽中并且在與位線相交叉的方向上延伸的掩埋字線；在掩埋字線之上形成填充柵溝槽的密封層；以及在掩埋字線的兩側的襯底中形成第一雜質區和第二雜質區，其中，第一區包括第一雜質區，第二區包括第二雜質區。所述方法還可以包括在第三插塞之上形成存儲元件。第二插塞包括含硅材料，第三插塞包括含金屬材料。
[0010]根據另一個實施例，一種半導體器件包括:位線，其提供在第一水平處；第二插塞，其提供在第一水平處；以及第一雙氣隙，其提供在位線與第二插塞之間；其中，第一雙氣隙包括第一氣隙、第二氣隙和間隔件，以及其中，第一氣隙和第二氣隙通過間隔件分割開。第一氣隙、第二氣隙和間隔件中的每個與位線平行地延伸。第二插塞是儲存節點接觸插塞。所述半導體器件還包括:第一插塞，其提供在比第一水平更低的第二水平處，并且與位線耦接，以及第二雙氣隙，其從第一雙氣隙向下垂直地延伸至第二水平，其中，第二插塞向下延伸至第二水平，以及其中，第二雙氣隙在第一插塞與第二水平處的第二插塞之間延伸。第二水平處的第二插塞在第一雙氣隙與襯底的有源區之間橫向地延伸，其中，第二雙氣隙與襯底的隔離區垂直地延伸，而不被第二插塞中斷。第一插塞與有源區中的第一雜質區耦接，以及其中，第二插塞與有源區中的第二雜質區耦接。
【附圖說明】
[0011]圖1是圖示根據第一實施例的半導體器件的平面圖。
[0012]圖2A是圖示沿著圖1中所示的A-A’線截取的半導體器件的截面圖。
[0013]圖2B是圖示沿著圖1中所示的B-B’線截取的半導體器件的截面圖。
[0014]圖2C是圖示第一雙氣隙DAl的平面圖。
[0015]圖2D是圖示第二雙氣隙DA2的平面圖。
[0016]圖2E是描述第一雙氣隙DAl與第二雙氣隙DA2之間的耦接關系的平面圖。
[0017]圖3A至圖3P是圖示根據第一實施例的用于制造半導體器件的方法的平面圖。
[0018]圖4A至圖4P是分別沿著圖3A至圖3P中所示的A-A’線截取的截面圖。
[0019]圖5A至圖5P是分別沿著圖3A至圖3P中所示的B-B’線截取的截面圖。
[0020]圖6A至圖6E是圖示根據第二實施例的用于制造半導體器件的方法的截面圖。
[0021]圖6F和圖6G是圖示根據一個實施例的用于形成第二氣隙的方法的平面圖。
[0022]圖7A至圖7J是圖示根據第三實施例的用于制造半導體器件的方法的截面圖。
[0023]圖7K是圖示根據一個實施例的單氣隙的平面圖。
[0024]圖8A至圖8E是圖示根據第四實施例的用于制造半導體器件的方法的平面圖。
【具體實施方式】
[0025]以下將參照附圖詳細地描述各種實例和實施方式。
[0026]附圖可以不一定按比例繪制。因而，在某些情況下，可能對附圖中結構的比例做夸大處理以清楚地圖示所述的實例或實施方式的某些特征。在多層結構中呈現兩個或更多個層時，實施例不限制于這些層的相對定位關系或者在特定的附圖或說明中所示的布置這些層的順序。因此，不同的相對定位關系或者布置這些層的順序是可能的。在本公開中，相似的附圖標記在各附圖和實施例中表示相似的部分。另外，多層結構中所述或所示的實例可以不反映特定的多層結構中存在的所有層(例如，一個或更多個額外的層可以存在于所示的層之間)。作為特定的實例，當第一層被稱作為在第二層“上”或“之上”或者在襯底“上”或“之上”時，第一層可以直接形成在第二層上或者襯底上，或者間接地形成在第二層上或襯底上，以這種方式使得一個或更多個其它的中間層可以存在于第一層與第二層之間、或者第一層與襯底之間。
[0027]此外，“連接/耦接”表示部件彼此直接耦接、或者經由另一個部件間接耦接。在本說明書中，只要未特意提及，單數形式可以包括復數形式。另外，在說明書中使用的“包括/包含”或“包括有/包含有”表示可以存在或增加一個或更多個部件、步驟、操作以及元件。
[0028]圖1是圖示根據第一實施例的半導體器件的平面圖。圖1示出半導體器件100中的存儲器單元陣列。
[0029]圖2A是沿著圖1中所示的A-A’線截取的截面圖。圖2B是沿著圖1中所示的線B-B’截取的截面圖。圖2C是圖示第一雙氣隙DA1的平面圖。圖2D是圖示第二雙氣隙DA2的平面圖。圖2E是描述第一雙氣隙DA1與第二雙氣隙DA2之間的耦接關系的平面圖。
[0030]半導體器件100可以包括多個掩埋字線107和多個位線115。掩埋字線107可以形成在襯底101中。位線115可以形成在襯底101之上。掩埋字線107和位線115可以布置成彼此交叉。第一插塞114可以形成在每個位線115與襯底101之間。第二插塞117、歐姆接觸層118和第三插塞119的層疊結構可以形成在存儲元件120與襯底101之間。第二插塞117可以延伸以設置成與位線115和第一插塞114相鄰并且與襯底101耦接。換言之，第二插塞117可以從位線115的側壁向下、經由第一插塞114的側壁之上延伸至襯底101。第二插塞117可以包括與位線115相鄰(S卩，設置在位線115的側壁之上)的第一部分117A和與第一插塞114相鄰(即，設置在第一插塞114的側壁之上)的第二部分117B。第二插塞117可以設置在相鄰的位線115之間，并且相鄰的第二插塞117可以通過插塞隔離層128隔離。當從上面觀察時，位線115和插塞隔離層128可以彼此交叉。
[0031]包括第一雙氣隙DA1的間隔件結構S可以形成在位線115與第二插塞117的第一部分117A之間。第一雙氣隙DA1可以包括第一氣隙122和第二氣隙124。間隔件結構S可以包括第一間隔件121、第二間隔件123、第一氣隙122和第二氣隙124。
[