4在掩埋字線17之間的一部分。例如，第一雜質區19被第一開口 24暴露出。第一開口 24可以形成為比第一雜質區19的寬度更寬。因而，與第一雜質區19相鄰的隔離層13和密封層18可以被第一開口 24暴露出。
[0064]進一步地刻蝕被第一開口 24暴露出的第一雜質區19至預定的深度，以形成第一凹陷R1。可以刻蝕與第一雜質區19相鄰且被第一開口 24暴露出的隔離層13的一部分和密封層18的一部分以形成第一凹陷R1。第一凹陷R1可以與第一開口 24耦接。第一凹陷R1的底部可以位于比襯底的上部更低的水平處。即，第一雜質區19的被第一凹陷R1暴露出的上表面可以比襯底11的上部更低。在形成第一凹陷R1時，第一開口 24的上邊沿可以被圓化且加寬。
[0065]參見圖3C、4C和5C，去除第一掩模圖案23。隨后，形成初步第一插塞25A。以下描述用于形成初步第一插塞25A的方法。在包括第一開口 24的結構之上形成填充第一開口 24的第一導電層(未示出)。隨后，將第一導電層平坦化，以暴露出刻蝕停止層22的上表面。因而，形成填充第一開口 24和第一凹陷R1的初步第一插塞25A。初步第一插塞25A的上表面可以處于與刻蝕停止層22的上表面相同的水平處，或者更低的水平處。隨后，可以經由諸如注入工藝的摻雜工藝來利用雜質對初步第一插塞25A摻雜。在一個實施例中，初步第一插塞25A可以包括多晶硅。在另一個實施例中，初步第一插塞25A可以包括含金屬材料。初步第一插塞25A可以接觸第一雜質區19。
[0066]參見圖3D、4D和在初步第一插塞25A和刻蝕停止層22之上層疊第二導電層26A和硬掩模層27A。第二導電層26A可以由含金屬的材料形成。第二導電層26A可以包括金屬、金屬氮化物、金屬硅化物、或者它們的組合。在一個實施例中，第二導電層26A可以包括鎢W或者氮化鈦和鎢(TiN/W)的疊層。第二導電層26A可以由阻擋層和金屬層的疊層形成。阻擋層防止初步第一插塞25A與金屬層之間的擴散。硬掩模層27A由電介質材料形成。硬掩模層27A可以包括氧化娃或氮化娃。在一個實施例中，硬掩模層27A可以由氮化硅形成。
[0067]隨后，在硬掩模層27A之上形成第二掩模圖案28。第二掩模圖案28包括光致抗蝕劑圖案。第二掩模圖案28具有線形并且在一個方向上延伸。第二掩模圖案28可以具有比第一開口 24的寬度更小的線寬。
[0068]參見圖3E、4E和5E，形成位線結構和第一插塞25。
[0069]通過利用第二掩模圖案28作為刻蝕掩模來刻蝕硬掩模層27A和第二導電層26A。因此，形成包括位線26和位線硬掩模27的位線結構。位線硬掩模27可以經由硬掩模層27A的刻蝕工藝來形成。用于形成位線26的第二導電層26A的刻蝕工藝可以停止在刻蝕停止層22上。
[0070]通過使用第二掩模圖案28作為刻蝕掩模來對刻蝕停止層22進行刻蝕。刻蝕停止層22可以被刻蝕成具有與位線26相同的線寬。
[0071]通過使用第二掩模圖案28作為刻蝕掩模來刻蝕初步第一插塞25A。因此，形成第一插塞25。初步第一插塞25A可以被刻蝕成具有與位線26相同的線寬。第一插塞25形成在第一雜質區19之上。第一插塞25將第一雜質區19與位線26親接。第一插塞25形成在第一開口 24的內部。第一插塞25的線寬比第一開口 24的寬度更小。因而，間隙29形成在第一插塞25的兩側上。
[0072]隨后，去除第二掩模圖案28。
[0073]如上所述，由于形成第一插塞25,在第一開口 24的內部形成間隙29。這是因為第一插塞25被刻蝕且形成為在尺寸上比第一開口 24更窄。間隙29不是被形成為包圍第一插塞25。確切地說，間隙29單獨地形成在第一插塞25的兩側上。因此，一個第一插塞25和一對間隙29設置在第一開口 24的內部，并且間隙29對通過第一插塞25分開。
[0074]位線結構可以在一個方向上延伸，并且覆蓋第一插塞25。例如，位線結構可以在與掩埋字線17相交叉的方向上延伸。位線26為線形，并且在刻蝕停止層22之上延伸。位線26與第一插塞25親接。位線26可以通過第一插塞25與第一雜質區19電連接。
[0075]在形成第一插塞25時，與第一插塞25相鄰設置的隔離層13和密封層18可以被過度地刻蝕，形成第二凹陷R2。第二凹陷R2可以比第一凹陷R1更深。
[0076]盡管在附圖中未示出，但是在形成位線結構和第一插塞25之后或當形成位線結構和第一插塞25時，可以在襯底11的外圍電路區中形成包括平面柵結構的非掩埋柵型晶體管。平面柵結構可以包括第一電極、第二電極和柵硬掩模層。第一電極在刻蝕第一導電層以形成初步第一插塞25A的刻蝕工藝期間形成。第二電極在刻蝕第二導電層26A以形成位線26的刻蝕工藝期間形成。柵硬掩模層在形成硬掩模層27A的刻蝕工藝期間形成。盡管在附圖中未示出，但是可以在形成平面柵結構之后，在外圍電路區的襯底11中形成源極區和漏極區。因此，在外圍電路區中形成非掩埋柵型晶體管。掩埋字線17、第一雜質區19和第二雜質區20形成在襯底11的單元區中。
[0077]參見圖3F、4F和5F，在位線結構之上形成第一間隔件層30A。第一間隔件層30A形成在包括位線結構的襯底11之上。第一間隔件層30A可以由低k材料形成以減小寄生電容。第一間隔件層30A可以包括氧化硅或氮化硅。在以下要描述的實施例中，第一間隔件層30A可以由氮化硅形成。第一間隔件層30A不填充間隙29,并且保形地(例如，以內襯圖案)形成。第一間隔件層30A保護位線26和第一插塞25不受后續工藝影響。第一間隔件層30A可以經由原子層沉積(ALD)工藝或者化學氣相沉積(CVD)工藝來形成。
[0078]在第一間隔件30A之上形成第一犧牲間隔件層31A。第一犧牲間隔件層31A可以由電介質材料形成。第一犧牲間隔件層31A可以由相對于第一間隔件層30A具有刻蝕選擇性的材料形成。第一犧牲間隔件層31A可以由氧化硅形成。第一犧牲間隔件層31A可以保形地(例如，以內襯圖案)形成在第一間隔件層30A之上。第一犧牲間隔件層31A不填充間隙29。第一犧牲間隔件層31A可以經由原子層沉積(ALD)工藝來形成。
[0079]在第一犧牲間隔件層31A之上形成第二間隔件層32A。第二間隔件層32A可以由低k材料形成以減小寄生電容。此外，第二間隔件層32A可以由相對于第一犧牲間隔件層31A具有刻蝕選擇性的材料形成。第二間隔件層32A可以由氮化硅形成。第二間隔件層32A可以填充間隙29,并且形成在第一犧牲間隔件層31A之上。
[0080]如上所述，間隙29被第一間隔件層30A、第一犧牲間隔件層31A和第二間隔件層32A填充。第一犧牲間隔件層31A可以比第一間隔件層30A和第二間隔件層32A更厚。如圖5F中所示，第一間隔件層30A、第二犧牲間隔件層31A和第二間隔件層32A可以形成在層間電介質層21之上。
[0081]盡管在附圖中未示出，但是可以在第二間隔件層32A之上形成第三間隔件層。第三間隔件層可以由氧化硅形成。第三間隔件層可以在去除犧牲層圖案33的后續工藝期間被去除。第三間隔件層可以保留在單元區中被去除的外圍電路區(未示出)中。第一犧牲間隔件層31A、第二間隔件層32A和第三間隔件層可以用作外圍電路區的平面柵結構(未示出)的柵間隔件。第一犧牲間隔件層31A、第二間隔件層32A和第三間隔件層可以在原位工藝中形成。因而，可以簡化形成工藝。作為比較性實例，氮化鈦TiN，而不是氧化硅，可以被用作第一犧牲間隔件層31A。由于氮化鈦TiN為導電材料，要從平面柵結構的側壁中去除氮化鈦TiN。因而，需要額外的掩模工藝和額外的刻蝕工藝。因此，由于在實施例中并不需要掩模工藝和刻蝕工藝，所以可以簡化形成工藝。
[0082]參見圖3G、4G和5G，形成犧牲層33A。犧牲層33A填充位線結構之間的空間。犧牲層33A可以由電介質材料形成。犧牲層33A可以由氧化硅形成。犧牲層33A可以包括旋涂電介質(S0D)材料。隨后，可以將犧牲層33A平坦化，以暴露出位線硬掩模27的上部。因而，線形的犧牲層33A可以形成在位線結構之間。犧牲層33A可以與位線結構平行地延伸。第一間隔件層30A、第一犧牲間隔件層31A和第二間隔件層32A可以在犧牲層33A的平坦化工藝期間被平坦化以暴露出位線硬掩模27的表面。當從頂部觀察時，第一間隔件層30A、第一犧牲間隔件層31A和第二間隔件層32A可以具有與位線26的側壁平行地延伸的線形。
[0083]參見圖3H、4H和5H，在位線結構和犧牲層33A之上形成第三掩模圖案34。第三掩模圖案34在與位線結構相交叉的方向上被圖案化。第三掩模圖案34具有線形。第三掩模圖案34可以包括光致抗蝕劑圖案。第三掩模圖案34的線寬可以與掩埋字線17的線寬相同或更大。當從頂部觀察時，第三掩模圖案34可以具有與掩埋字線17重疊的線形。位線硬掩模27、第一間隔件層30A、第一犧牲間隔件層31A、第二間隔件層32A和犧牲層33A的一部分可以被第三掩模圖案34暴露出。
[0084]形成初步隔離部分35。通過使用第三掩模圖案34作為刻蝕掩模來刻蝕犧牲層33A。因此，可以形成初步隔離部分35，并且犧牲層圖案33可以保留在相鄰的初步隔離部分35之間。
[0085]當刻蝕犧牲層33A時，位線硬掩模27、第一間隔件層30A、第一犧牲間隔件層31A以及第二間隔件層32A可以被刻蝕至預定的深度。初步隔離部分35可以具有與位線結構相交叉的線形。初步隔離部分35的部分35A可以向下延伸至位線結構。然而，初步隔離部分35的部分35A的深度可以被控制成不暴露出位線26。初步隔尚部分35可以與掩埋字線17重疊。在另一個實施例中，初步隔離部分35可以具有比掩埋字線17更小的線寬。
[0086]參見圖31、41和51，去除第三掩埋圖案34。在初步隔離部分35中形成插塞隔離層36。插塞隔離層36可以在形成氮化硅以間隙填充初步隔離部分35之后被平坦化和形成。插塞隔離層36可以具有線形，并且在與位線結構相交叉的方向上延伸。犧牲層圖案33可以保持被暴露出。插塞隔尚層36可以填充包括部分35A的初步隔尚部分35。
[0087]參見圖3J、4J和5J，去除犧牲層圖案33。通過去除犧牲層圖案33產生的空間變成第二開口 37。第二開口 37形成在插塞隔離層36之間。相鄰的第二開口 37可以通過位線結構和插塞隔離層36彼此間隔開。可以執行浸出工藝以去除犧牲層圖案33。犧牲層圖案33可以經由浸出工藝(dip-out process)被選擇性地去除，而不損失第一間隔件層30A、第一犧牲間隔件層31A和第二間隔件層32A。當從上面觀察時，第二開口 37可以具有四邊形的孔形。當從A-A’截面觀察時，第二開口 37可以設置在位線結構的兩側上。參見圖4J。當從B-B’截面觀察時，相鄰的第二開口 37可以通過插塞隔離層36彼此間隔開。參見圖5J。
[0088]隨后，執行修整工藝(trimming process)。第二開口 37的側面和下部可以經由修整工藝擴展。當執行修整工藝時，可以充分地保證隨后形成第二插塞39和第三插塞46的空間，即第二開口 37的開口面積。位于層間電介質層21之上的第二間隔件層32A、第一犧牲間隔件層31A和第一間隔件層30A可以經由修整工藝被去除。因此，第一間隔件30、第一犧牲間隔件31和第二間隔件32可以保留在位線26的側壁之上。更具體地，通過刻蝕第二間隔件層32A來形成第二間隔件32。分別刻蝕形成在第二間隔件32之上的第一犧牲間隔件層31A和第一間隔件層30A，以形成第一犧牲間隔件31和第一間隔件30。
[0089]參見圖3K、4K和5Κ，形成第二犧牲間隔件層38Α。在包括第二開口 37的結構之上保形地(例如，以內襯圖案)形成第二犧牲間隔件層38Α。第二犧牲間隔件層38Α可以由相對于第一間隔件30和第二間隔件32具有刻蝕選擇性的材料形成。第二犧牲間隔件層38Α可以由金屬氮化物形成。在以下所述的實施例中，第二犧牲間隔件層38Α可以由氮化鈦TiN形成。第二犧牲間隔件層38A可以被形成為具有與第一犧牲間隔件31相同的厚度。
[0090]參見圖3L、4L和5L，形成第二犧牲間隔件38。第二犧牲間隔件38可以經由第二犧牲間隔件層38A的回蝕工藝來形成。第二犧牲間隔件38形成在第二開口 37的側壁上。當從上面觀察時，第二犧牲間隔件38可以形成在第二開口 37的側壁之上。
[0091]隨后，擴展第二開口 37的底部。為此，刻蝕被第二開口 37暴露出的層間電介質層21。層間電介質層21可以經由干法刻蝕工藝來刻蝕。例如，層間電介質層21可以經由各向異性刻蝕工藝來刻蝕。因此，第二雜質區20被擴展的第二開口 37暴露。隨后，第二雜質區20和隔離層13的一部分可以被凹陷至預定的深度。第二開口 37的底表面可以由于刻蝕選擇性差異而具有V型輪廓。此外，第二開口 37的底部可以經由各向異性刻蝕工藝而在橫向方向上擴展，并且具有燈泡形狀。各向異性刻蝕工藝可以被控制使得第一插塞25的側壁不被暴露至第二開口 37的底部。
[0092]由于第二開口 37擴展，電介質間隔件可以形成在第一插塞25和位線26的側壁上。電介質間隔件可以包括第一間隔件30、第一犧牲間隔件31、第二間隔件32以及第二犧牲間隔件38。第一間隔件30、第一犧牲間隔件31以及第二間隔件32具有線形，并且與位線26的側壁平行地延伸。第二犧牲間隔件38形成在第二開口 37的側壁之上。第二犧牲間隔件38向下延伸至比第一插塞25的上表面更高的水平。電介質間隔件的一部分可以向上延伸至與第一插塞25的上表面相同的水平。第一間隔件30、第一犧牲間隔件31和第二間隔件32可以形成在第一插塞25的側壁上。第一間隔件30、第