制造存儲器裝置的方法以及制造電子裝置的方法
【專利說明】
[0001] 本專利申請要求于2014年5月26日在韓國知識產權局提交的第 10-2014-0062887號韓國專利申請的優先權，該韓國專利申請的公開內容通過引用全部包 含于此。
技術領域
[0002] 本公開涉及一種存儲器裝置。
【背景技術】
[0003] 電子產品正在不斷地變小，同時它們趨向于具有更高程度的容量，以處理更大量 的數據。因此，對于一種用于改善半導體存儲器裝置的集成度的方法，正在提出用具有豎直 的晶體管結構的存儲器裝置來代替目前的平面晶體管結構。
【發明內容】
[0004] 本公開的一方面可以提供一種存儲器裝置，在所述存儲器裝置中能夠以簡單的工 藝形成層間絕緣層并且能夠獲得高水平的集成度。
[0005] 發明構思的技術目標不限于在下文中提供的公開內容；基于下面的描述對于本領 域普通技術人員而言其他目標也可以變得明顯。
[0006] 根據某些實施例，一種制造存儲器裝置的方法包括：設置基底；在單元區域中形 成沿垂直于基底的上表面的方向延伸的通道、交替地堆疊在基底上以鄰近于通道的多個柵 電極層和多個絕緣層；在設置在單元區域的外圍的外圍電路區域處的基底上形成多個電路 元件；以及在單元區域和外圍電路區域中的基底上形成層間絕緣層，層間絕緣層包括覆蓋 所述多個電路元件和所述多個柵電極層的至少一部分的第一（底）層間絕緣層以及設置在 第一層間絕緣層上的第二（頂）層間絕緣層。
[0007] 在一個實施例中，將第一層間絕緣層設置為鄰近于位于所述多個柵電極層中的最 上面的柵電極層上的通道。
[0008] 在一個實施例中，第一層間絕緣層形成為從外圍電路區域處的所述多個電路元件 中的至少一個電路元件連續地延伸到單元區域，以在至少一個柵電極層的頂表面的上方延 伸。
[0009] 在一個實施例中，第一層間絕緣層形成為從最上面的柵電極層上的通道連續地延 伸到在外圍電路區域處的所述多個電路元件中的至少一個。
[0010] 在一個實施例中，第一層間絕緣層包括高密度等離子體（HDP)氧化物層，第二層 間絕緣層包括原硅酸四乙酯（TE0S)氧化物層。
[0011] 在一個實施例中，單元區域包括通過所述多個柵電極層沿單一的方形延伸不同的 長度設置的焊盤區域。
[0012] 在一個實施例中，在外圍電路區域處，第一層間絕緣層的厚度與第二層間絕緣層 的厚度之比在1:10至1:20之間。
[0013] 在一個實施例中，形成多個電路元件的步驟包括形成多個水平晶體管，第一層間 絕緣層填充所述多個水平晶體管的晶體管之間的空間。
[0014] 在一個實施例中，所述方法還包括在形成堆疊在基底上的所述多個柵電極絕緣層 和絕緣層之后形成第一層間絕緣層。
[0015] 在一個實施例中，第一層間絕緣層具有比第二層間絕緣層的間隙填充性質好的間 隙填充性質，第二層間絕緣層具有比第一層間絕緣層的沉積速度高的沉積速度。
[0016] 根據某些實施例，一種制造存儲器裝置的方法包括：設置基底；在單元區域中形 成沿垂直于基底的上表面的方向延伸的通道、交替地堆疊在基底上以鄰近于通道的多個柵 電極層和多個絕緣層，通道包括至少第一通道；形成設置在外圍電路區域處的基底上的多 個電路元件，所述多個電路元件與柵電極層分隔開；形成從所述多個電路元件的至少第一 電路元件連續地延伸到單元區域以覆蓋所述多個柵電極層的至少第一柵電極層的頂表面 的第一層間絕緣層；以及形成覆蓋所述多個柵電極層和第一層間絕緣層的第二層間絕緣 層，使得第一層間絕緣層在基底和第二層間絕緣層之間。
[0017] 在一個實施例中，第一層間絕緣層設置為鄰近于位于所述多個柵電極層中的最上 面的柵電極層上的第一通道。
[0018] 在一個實施例中，所述方法還包括在形成堆疊在基底上的所述多個柵電極層和絕 緣層之后形成第一層間絕緣層。
[0019] 在一個實施例中，所述方法還包括在基底的單元區域處將所述多個柵電極層形成 為堆疊層，使得與堆疊層中的較高的柵電極層相比，在堆疊層中的較低的柵電極層進一步 沿朝向外圍電路區域的方向延伸。
[0020] 在一個實施例中，以臺階式的方式堆疊柵電極層和絕緣層，所述方法還包括形成 第一層間絕緣層以覆蓋柵電極層-絕緣層的堆疊層的多個臺階。
[0021] 在一個實施例中，第一層間絕緣層包括高密度等離子體（HDP)氧化物層，第二層 間絕緣層包括原硅酸四乙酯（TE0S)氧化物層。
[0022] 在一個實施例中，形成所述多個電路元件的步驟包括形成多個水平晶體管，第一 層間絕緣層填充所述多個水平晶體管的晶體管之間的空間。
[0023] 根據另外的實施例，一種制造電子裝置的方法包括：設置基底；在單元區域中設 置沿垂直于基底的上表面的方向延伸的通道，在基底上交替地堆疊多個柵電極層和多個絕 緣層以鄰近于通道；在設置在單元區域的外圍的外圍電路區域處的基底上設置多個電路元 件；以及在單元區域和外圍電路區域中的基底上設置層間絕緣層，層間絕緣層包括覆蓋所 述多個電路元件的第一層間絕緣層和設置在第一層間絕緣層上的第二層間絕緣層，其中， 第一層間絕緣層設置在第二層間絕緣層和基底之間。第一層間絕緣層具有比第二層間絕緣 層的間隙填充性質好的間隙填充性質，第二層間絕緣層具有比第一層間絕緣層的沉積速度 高的沉積速度。
[0024] 在一個實施例中，第一層間絕緣層包括高密度等離子體（HDP)氧化物層，第二層 間絕緣層包括原硅酸四乙酯（TE0S)氧化物層。
[0025] 在一個實施例中，第一層間絕緣層從所述多個電路元件的至少第一電路元件連續 地延伸到所述多個柵電極層的至少第一部分，以覆蓋所述至少第一電路元件和所述多個柵 電極層的所述至少第一部分。
【附圖說明】
[0026] 通過下面結合附圖進行的詳細描述，將更清楚地理解本公開的以上和其他方面、 特征和其他優點，在附圖中：
[0027] 圖1是示意性地示出根據本公開中的示例性實施例的存儲器裝置的框圖；
[0028]圖2是根據本公開中的示例性實施例的存儲器裝置的存儲器單元陣列的等效電 路圖；
[0029] 圖3是示出根據本公開的示例性實施例的存儲器裝置的結構的平面圖；
[0030] 圖4至圖7是示出根據本公開中的示例性實施例的存儲器裝置的結構的透視圖；
[0031] 圖8A至圖8J是示出制造圖4中示出的存儲器裝置的示例性方法的圖；
[0032] 圖9A至圖9H是示出制造圖5中示出的存儲器裝置的示例性方法的圖；
[0033] 圖10A至圖10L是示出制造圖6中示出的存儲器裝置的示例性方法的圖；
[0034] 圖11A至圖110是示出制造圖7中示出的存儲器裝置的示例性方法的圖；
[0035] 圖12和圖13是示出包括根據本公開的示例性實施例的存儲器裝置的電子裝置的 框圖。
【具體實施方式】
[0036] 在下文中，將參照附圖詳細地描述本公開中的實施例。
[0037] 然而，本公開可以以許多不同的形式來舉例說明，并且不應該被解釋為限制于在 此闡述的特定實施例。在附圖中，為了清晰起見，可夸大元件的形狀和尺寸，并將始終使用 相同的附圖標記來表示相同或相似的元件。
[0038] 在這里使用的術語僅用于描述具體實施例的目的，并不意在成為本發明的限制。 如在這里使用的，除非上下文另外清楚地表明，否則單數形式也意在包括復數形式。如這 里使用的，術語"和/或"包括一個或更多個相關所列項的任意和全部組合，并可被簡寫成 "/"。
[0039] 將理解的是，盡管這里可以使用術語第一、第二等來描述各種元件，但是這些元件 不應該受這些術語限制。除非另有表明，否則這些術語僅用于區分一個組件與另一組件，例 如，作為命名的約定。例如，在不脫離本公開的教導的情況下，第一層可以被稱為第二層，類 似地，第二層可以被稱為第一層。
[0040] 還將理解的是，當術語"包括"和/或"包含"用在本說明書中時，它們指存在所述 的特征、區域、整體、步驟、操作、元件和/或組件，但是不排除存在或添加一個或更多個其 他特征、區域、整體、步驟、操作、元件、組件和/或它們的組。
[0041] 將理解的是，當元件被稱作"連接"或"結合"到另一元件或者"在"另一元件"上" 時，該元件可以直接連接或結合到所述另一元件或者在所述另一元件上，或者可以存在中 間元件。相反，當元件被稱作"直接連接"或"直接結合"到另一元件時，不存在中間元件。 應以相似的方式解釋用于描述元件之間的關系的其他術語（例如，"在……之間"與"直接 在……之間"、"鄰近"與"直接鄰近"等）。然而，除非上下文另外指出，否則如這里使用的 術語"接觸"是指直接接觸（即，觸摸）。
[0042] 將通過理想的示意圖的方式參照平面圖和/或剖視圖來描述這里描述的實施例。 因此，可以根據制造技術和/或公差修改示例性的圖。因此，公開的實施例不限于在圖中示 出的那些，而是包括根據制造工藝形成的構造上的修改。因此，附圖中舉例說明的區域可以 具有示意的性質，附圖中示出的區域的形狀可以舉例說明元件的區域的具體形狀，本發明 的多個方面不受其限制。
[0043] 為了便于描述，這里可以使用諸如"在……之下"、"在……下方"、"下面的"、 "在……上方"和"上面的"等的空間相對術語，來描述如在附圖中示出的一個元件或特征與 其他元件或特征的關系。將理解的是，除了在附圖中描述的方位之外，空間相對術語還意在 包含裝置在使用或操作中的不同方位。例如，如果附圖中的裝置被翻轉，則描述為"在"其 他元件或特征"下方"或"之下"的元件隨后將被定位為"在"其他元件或特征"上方"。因 此，術語"在……下方"可以包括"在……上方"和"在……下方"兩種方位。裝置可以被另 外地定向（旋轉90度或在其他方位），并相應地解釋在這里使用的空間相對描述符。
[0044] 這里使用的諸如"相同"、"平面的"或"共平面的"術語當指方向、布局、位置、形 狀、尺寸、數量或其他測量時，不必要指精確地相同的方向、布局、位置、形狀、尺寸、數量或 其他測量，而是意圖包括在例如由于制造工藝而會發生的可接受的變化之內的幾乎相同的 方向、布局、位置、形狀、尺寸、數量或其他測量。這里可以使用術語"基本上"來體現該意思。
[0045] 除非另有定義，否則這里使用的所有術語（包括技術術語和科學術語）具有與本 公開所屬領域的普通技術人員所通常理解的意思相同的意思。還將理解的是，除非這里明 確這樣定義，否則術語（例如在通用字典中定義的術語）應該被解釋為具有與相關領域和/ 或本申請的環境中的它們的意思一致的意思，而將不以理想的或者過于正式的含義來解釋 它們。
[0046] 盡管可能未示出一些剖視圖的對應的平面圖和/或透視圖，但是這里示出的裝置 結構的剖視圖為多個裝置結構提供支持，所述多個裝置結構將如平面圖中示出的沿兩個不 同的方向延伸，和/或將如透視圖中示出的沿三個不同的方向延伸。所述兩個不同的方向 可以彼此垂直或可以彼此不垂直。所述三個不同的方向可以包括可與所述兩個不同的方向 垂直的第三方向。所述多個裝置結構可以集成在同一電子裝置中。例如，當以剖視圖示出 裝置結構（例如，存儲器單元結構或晶體管結構）時，電子裝置可以包括如將通過電子裝置 的平面圖示出的多個裝置結構（例如，存儲器單元結構或晶體管結構）。可以以陣列和/或 二維的圖案布置所述多個裝置結構。
[0047] 圖1是示意性地示出根據本公開的示例性實施例的存儲器裝置的框圖。
[0048] 參照圖1，根據本公開的示例性實施例的存儲器裝置10可以包括存儲器單元陣列 20、驅動電路30、讀/寫電路40和控制電路50。例如，存儲器裝置10可以包括諸如由晶圓 形成的半導體芯片的半導體裝置。
[0049] 如這里使用的，半導體裝置可以指諸如圖1至圖12中所示的各種存儲器裝置中的 任意一種，還可以指例如晶體管的陣列或諸如半導體芯片（例如，形成在裸片上的存儲器 芯片和/或邏輯芯片）的裝置、堆疊的半導體芯片、包括堆疊在封裝基底上的一個或更多個 半導體芯片的半導體封裝件或者包括多個封裝件的層疊封裝件裝置。可以使用例如球柵陣 列、引線鍵合、貫穿基底通路或其他電連接元件來形成這些裝置，并且這些裝置可以包括諸 如易失性存儲器裝置或非易失性存儲器裝置的存儲器裝置。
[0050] 如這里使用的電子裝置可以指這些半導體裝置，但可以額外地包括包含這些裝置 的產品，例如，存儲器模塊、存儲器卡、包括額外的組件的硬盤驅動器、或者移動電話、膝上 型電腦、平板電腦、臺式計算機、照相機或其他消費電子裝置等。
[0051] 存儲器單元陣列20可以包括多個存儲器單元，多個存儲器單元可以布置成多個 行和多個列。包括在存儲器單元陣列20中的多個存儲器單元可以通過字線WL、共源極線 CSL、串選擇線SSL和接地選擇線GSL等連接到驅動電路30,并通過位線BL連接到讀/寫 電路40。在一些示例性實施例中，布置在同一行中的多個存儲器單元可以連接到同一字線 WL，布置在同一列中的多個存儲器單元可以連接到同一位線BL。
[0052] 包括在存儲器單元陣列20中的多個存儲器單元可以被劃分為多個存儲器塊。每 個存儲器塊可以包括多條字線WL、多條串選擇線SSL、多條接地選擇線GSL、多條位線BL和 至少一條共源極線CSL。
[0053] 可以通過控制電路50來操作驅動電路30和讀/寫電路40。在一些示例性實施例 中，驅動電路30可以通過從外界接收地址信息并對接收到的地址信息進行解碼來選擇連 接到存儲器單元陣列的字線WL、共源極線CSL、串選擇線SSL和接地選擇線GSL中的至少一 部分。驅動電路30可以包括用于字線WL、串選擇線SSL和共源極線CSL中的每個的驅動電 路。
[0054] 讀/寫電路40可以根據從控制電路50接收的命令來選擇連接到存儲器單元陣列 20的位線BL中的至少一部分位線BL。讀/寫電路40可以讀取存儲在連接到所選擇的部 分位線BL的存儲器單元中的數據，或者在連接到所選擇的部分位線BL的存儲器單元中進 行寫入。為了執行以上描述的操作，讀/寫電路40可以包括諸如頁緩沖器、輸入/輸出緩 沖器和數據鎖存器的電路。
[0055] 控制電路50可以響應于從外界傳輸的控制信號CTRL來控制驅動電路30和讀/ 寫電路40的操作。當讀取存儲在存儲器單元陣列20中的數據時，控制電路50可以控制驅 動電路30的操作，以將用于讀取操作的電壓供應到與其中存儲有將要被讀取的數據的存 儲器單元連接的字線WL。當將用于讀取操作的電壓供應到特定的字線WL時，控制電路50 可以控制讀/寫電路40，以讀取存儲在連接到字線WL的存儲器單元中的數據，其中，用于讀 取操作的電壓被供應到該字線WL。
[0056] 同時，當將要向存儲器單元陣列20中寫入數據時，控制電路50可以控制驅動電路 30的操作，以將用于寫入操作的電壓供應到將通過其來寫入數據的字線WL。當將用于寫入 操作的電壓供應到特定的字線WL時，控制電路50可以控制讀/寫電路40,以將數據寫入連 接到字線WL的存儲器單元中，其中，用于寫入操作的電壓被供應到該字線WL。
[0057]圖2是根據本公開的示例性實施例的包括在存儲器裝置中的存儲器單元陣列的 等效電路圖。
[0058] 參照圖2,根據本公開的示例性實施例的存儲器單元陣列可以包括多個存儲器單 元串。多個存儲器單元串包括彼此串聯連接的η個存儲器單元元件MCI至MCn，接地選擇晶 體管GST和串選擇晶體管SST分別連接到存儲器單元元件MCI至MCn的兩端。這里每個存 儲器單元元件也可以被稱作存儲器單元。
[0059] 彼此串聯連接的η個存儲器單元元件MCI至MCn可以分別連接到用于選擇存儲器 單元元件MCI至MCn的至少一部分的字線WL1至WLn。
[0060] 每個接地選擇晶體管GST的柵極端