工藝中的拋光工藝（例如，CMP工藝），并且可 以同時堆疊多個柵電極層130和多個絕緣層140。因此，可以簡化制造工藝，從而可以節省 制造時間和成本。隨后將參照圖8A至圖8J描述根據圖4中示出的存儲器裝置100的層間 絕緣層150的結構的制造工藝。
[0088] 由于第一層間絕緣層151設置在設置在外圍電路區域P中的電路元件之間的空間 中并具有比第二層間絕緣層153的厚度相對小的厚度，因此在外圍電路區域P和單元區域 C的至少一部分中第二層間絕緣層153的厚度可以大于最上面的柵電極層136與基底105 的上表面之間的距離。
[0089] 在圖4的示例性實施例中，第一層間絕緣層151的厚度被示出為基本上與在某些 位置的水平柵電極202的高度相同，但是不限于此。例如，第一層間絕緣層151的厚度可以 小于或大于水平柵電極202的高度。例如，第一層間絕緣層151的厚度可以在外圍電路區 域和單元區域中不同（例如，在外圍電路區域中比在單元區域中大）。如圖4所示，第一層 間絕緣層151的表面可以接觸第二層間絕緣層153的表面。
[0090] 另外，在圖4中示出了四個存儲器單元MCI至MC4、一個串選擇晶體管SST和一個 接地選擇晶體管GST，但是本實施例不限于此，存儲器單元的數量以及串選擇晶體管SST和 接地選擇晶體管GST的數量可以更多或更少。此外，存儲器單元MCI至MC4、串選擇晶體管 SST和接地選擇晶體管GST被示出為具有相同的結構，但是串選擇晶體管SST和接地選擇 晶體管GST可以具有不同于存儲器單元MCI至MC4的結構。例如，設置在柵電極層130之 間的絕緣層140以及和包括在串選擇晶體管SST、接地選擇晶體管GST以及存儲器單元MCI 至MC4中的每個的柵電極層130可以具有彼此不同的結構。
[0091] 圖5是示出根據本公開的與圖4中示出的示例性實施例不同的示例性實施例的存 儲器裝置300的透視圖。
[0092] 參照圖5,連接到焊盤區域中的多個柵電極層330中的每個柵電極層的多個接觸 插塞381至386(380)可以類似于圖4的存儲器裝置100,其中，通道310、存儲器單元MCI 至MC4、串選擇晶體管SST、接地選擇晶體管GST和多個柵電極層331至336 (330)在焊盤區 域中形成為沿X軸方向延伸不同的長度。然而，在圖5中示出的示例性實施例中，包括在柵 極絕緣層360中的阻擋層362、電荷存儲層364和隧道層366均可以在z軸方向上沿平行于 通道310的方向延伸。另外，由于通過堆疊有多個絕緣層341至347(340)來設置多個柵電 極層330,因此可以在制造工藝中省略去除犧牲層并利用諸如鎢的導電金屬填充去除了犧 牲層的空間的工藝。隨后將參照圖9A至圖9H描述以上描述的制造工藝的不同之處。
[0093] 參照圖5,類似于參照圖4描述的示例性實施例，在單元區域C中，沿z軸方向堆疊 的多個柵電極層330和多個絕緣層340可以沿單一的方向（X軸方向）上延伸，以提供焊盤 區域。在Z軸方向上最上面的柵電極層336和最上面的絕緣層347延伸以在該方向（X軸 方向）上具有最短的長度，最靠近基底305的上表面設置的在z軸方向上最下面的柵電極 層331以及絕緣層341和342可以延伸以在該方向（X軸方向）上具有最長的長度。與其 他的絕緣層342至347相比具有相對較小的厚度的絕緣層341可以額外地形成在堆疊方向 上的最下面的柵電極層331和基底305之間。
[0094] 在外圍電路區域P中，可以設置一個或更多個電路元件。在一些示例性實施例中， 一個或更多個水平晶體管400可以設置在外圍電路區域P中。水平晶體管400可以包括水 平柵極絕緣層401、水平柵電極402、水平源極區域403和水平漏極區域404。水平源電極 403和水平漏電極404的位置可以與圖5中示出的位置相反，因此每個區域可以被稱作水平 源極/漏極區域。器件隔離層410可以設置在水平源極區域403和水平漏極區域404的外 部。設置在外圍電路區域P中的水平晶體管400可以連接到外圍接觸插塞430,外圍接觸插 塞430也被稱作通過電極。外圍接觸插塞430可以穿過第一層間絕緣層351和第二層間絕 緣層353,以連接到水平晶體管400的水平柵電極402。
[0095] 根據圖5中示出的示例性實施例的存儲器裝置300可以包括具有第一層間絕緣層 351和第二層間絕緣層353的層間絕緣層350,并且層間絕緣層350設置在位于單元區域C 和外圍電路區域P中的基底305上。在外圍電路區域P中，蝕刻停止層420可以設置在分 別覆蓋水平柵電極402的上表面和側表面的覆蓋層405和柵極分隔件406上。第一層間絕 緣層351可以設置在位于外圍電路區域P中的蝕刻停止層420上，第二層間絕緣層353可 以設置在位于單元區域C和外圍電路區域P中的基底305上。第一層間絕緣層351可以包 括設置在水平晶體管400上方并基本上平行于基底305的上表面的第一表面和將第一表面 連接到基底305的上表面的第二表面。第二層間絕緣層353可以形成為完全覆蓋第一層間 絕緣層351的第一表面和第二表面，并且還可以覆蓋基底305的在第一層間絕緣層351與 堆疊的柵電極層330和絕緣層340之間的頂表面，并且覆蓋通過堆疊柵電極層330和絕緣 層340形成的臺階結構的頂表面和側表面。
[0096] 在一些示例性實施例中，第一層間絕緣層351可以包括HDP氧化物層，第二層間絕 緣層353可以包括TE0S氧化物層。設置在因水平晶體管400而形成的彎曲表面上的第一 層間絕緣層351可以包括具有優異的間隙填充性質的HDP氧化物層，與第一層間絕緣層351 相比具有相對大的體積的第二層間絕緣層353可以包括具有高沉積速度的TE0S氧化物層， 以減少處理時間。當多個水平晶體管400設置在外圍電路區域P中時，第一層間絕緣層351 可以包括具有優異的間隙填充性質的HDP氧化物層，從而有助于更充分地填充形成在多個 水平柵電極402之間的空間。此外，在其他示例性實施例中，在沉積TE0S氧化物層之前，第 二層間絕緣層353還可以包括形成為具有比TE0S氧化物層的厚度小的厚度的HDP氧化物 層。如圖5中所示，第一層間絕緣層351的第一表面和第二表面可以接觸第二層間絕緣層 353的表面。
[0097] 在根據圖5中示出的示例性實施例的存儲器裝置300中，在第二層間絕緣層353 的特定部分的第二層間絕緣層353的厚度（例如，在z軸方向上）可以大于從基底305的 上表面到最上面的柵電極層336的距離。具體地講，在外圍電路區域P中的至少一部分中 第二層間絕緣層353的在z軸方向上的厚度可以大于從基底305的上表面到最上面的柵電 極層336的距離。
[0098] 第二層間絕緣層353可以與基底305的在至少一部分的外圍電路區域P中（具體 地講，在外圍電路區域P中的鄰近于單元區域C的至少一部分中）的上表面接觸。具體地 講，由于覆蓋水平晶體管400的第一層間絕緣層351設置在外圍電路區域P中，因此第二層 間絕緣層353可以與基底305的在第一層間絕緣層351的第二表面和設置在單元區域C中 的柵電極層330之間的上表面接觸。
[0099] 在外圍電路區域P中，在一個實施例中，形成覆蓋水平晶體管400的第一層間絕緣 層351，然后可以在單一的工藝中形成第二層間絕緣層353。因此，如圖5中所示，可以形成 具有層間絕緣層350的存儲器裝置300。因此，當制造圖5中示出的存儲器裝置300時，可 以通過簡化形成層間絕緣層350的工藝而由此節省制造時間和制造成本。隨后將參照圖9A 至圖9H描述制造圖5中示出的存儲器裝置300的工藝。
[0100] 圖6是示出根據與圖4和圖5中示出的示例性實施例不同的示例性實施例的存儲 器裝置500的透視圖。參照圖6,根據本公開的該示例性實施例的存儲器裝置500可以包 括在z軸方向上交替地堆疊在基底505上的多個柵電極層531至538(530)和多個絕緣層 541至549(540)。在單元區域C中，可以形成在z軸方向上穿過多個柵電極層530和絕緣 層540到基底505的腔，通道510可以形成在腔中。在存儲器裝置500的外圍電路區域P 中，可以設置包括水平晶體管600的至少一個電路元件，水平晶體管600的水平柵電極602 可以電連接到穿過第一層間絕緣層551和第二層間絕緣層553的外圍接觸插塞630。
[0101] 多個柵電極層530和多個絕緣層540可以沿X軸方向延伸不同的長度以形成臺 階，焊盤區域可以通過延伸不同的長度的柵電極層530和絕緣層540形成。在每個焊盤區 域中，每個柵電極層530可以連接到多個接觸插塞580中的每個。在圖6中，盡管在焊盤區 域中絕緣層540被示出為位于比柵電極層530高的位置，但是在焊盤區域中柵電極層530 可以位于比絕緣層540高的位置。
[0102] 同時，與圖4和圖5中示出的存儲器裝置300和存儲器裝置400相比，圖6中示出 的存儲器裝置500可以包括數量相對多的柵電極層530和絕緣層540。因此，由于柵電極 層530和絕緣層540的堆疊的高度，因此當按照與圖4和圖5中示出的結構相同的結構形 成層間絕緣層550時，會在位于水平晶體管600之間的空間中產生空隙。
[0103] 圖6中示出的存儲器裝置500可以包括設置在由柵電極層531至534的一部分形 成的焊盤區域上、基底505的上表面上和水平晶體管600上的第一層間絕緣層551。因此， 不同于圖5中示出的示例性實施例，第一層間絕緣層551可以設置為遍及圖6的存儲器裝 置500中的部分單元區域C和外圍電路區域P，并且在單元區域C中的柵電極層531至534 的一部分上。例如，第一層間絕緣層551可以從外圍電路區域P中的電路元件延伸到單元 區域C，以覆蓋單元區域C中的至少一部分臺階式結構。
[0104] 第一層間絕緣層551和第二層間絕緣層553可以在外圍電路區域P中具有彼此不 同的厚度。由于第一層間絕緣層551和第二層間絕緣層553設置在柵電極層530的在焊盤 區域中的至少一部分上，因此厚度在單元區域C中并在z軸方向上可以是不均勻的。然而， 第一層間絕緣層551和第二層間絕緣層553可以在至少一部分的外圍電路區域P中具有基 本上均勻的厚度。在某些實施例中，第一層間絕緣層551和第二層間絕緣層553可以具有 彼此不同的厚度。
[0105] 同時，第一層間絕緣層551的厚度和第二層間絕緣層553的厚度可以根據在形成 第一層間絕緣層551之前堆疊在基底505上的柵電極層530和絕緣層540的數量和厚度以 及柵電極層530和絕緣層540的整體數量而改變。如圖6中所示，第一層間絕緣層551可 以形成為與通過四個柵電極層531至534形成的焊盤區域接觸，第二層間絕緣層553可以 形成為與通過四個柵電極層535至538形成的焊盤區域接觸，但是不限于此。這里，第二層 間絕緣層553可以設置在最上面的柵電極層538上并包圍通道510和導電層515。另外， 在外圍電路區域P的至少一部分中，第二層間絕緣層553的厚度可以大于第一層間絕緣層 551的厚度。
[0106] 同時，由于如上所述的結構的不同，可以按照與圖4和圖5中示出的存儲器裝置 100和存儲器裝置300的制造工藝不同的工藝來制造圖6中示出的存儲器裝置500,隨后將 參照圖10A至圖10L描述制造圖6中示出的存儲器裝置500的工藝。
[0107] 在存儲器裝置100、存儲器裝置300和存儲器裝置500中，在圖4和圖6中示出的 存儲器裝置100和存儲器裝置的500中阻擋層162和阻擋層562設置在柵電極層130和柵 電極層530的外面，在圖5中示出的存儲器裝置300中阻擋層362沿平行于通道310的z軸 方向延伸以被設置在電荷存儲層364的外部。然而，本發明不限于這些方式。例如，在圖4 和圖6中示出的存儲器裝置100和存儲器裝置的500中，阻擋層162和阻擋層562可以沿 平行于通道110和通道510的z軸方向延伸以被設置在電荷存儲層164和電荷存儲層564 的外部。另外，在圖5中示出的存儲器裝置300中，阻擋層362可以被設置為包圍柵電極層 330〇
[0108] 圖7是示出根據與圖4至圖6的示例性實施例不同的示例性實施例的存儲器裝置 700的透視圖。參照圖7,根據該示例性實施例的存儲器裝置700可以包括在z軸方向上 交替地堆疊在基底705的上表面上的多個柵電極層731至736(730)和多個絕緣層741至 747(740)。存儲器裝置700可以包括單元區域C和外圍電路區域P。在單元區域C中，可以 形成穿過多個柵電極層730和絕緣層740到基底705的腔，通道710可以形成在腔中。在 存儲器裝置700的外圍電路區域P中，可以設置包括水平晶體管800的一個或更多個電路 元件，水平晶體管800的水平柵電極802可以穿過層間絕緣層751和753電連接到外圍接 觸插塞830。
[0109] 多個柵電極層730和多個絕緣層740可以沿X軸方向延伸不同的長度以形成臺 階，焊盤區域可以通過延伸不同的長度的柵電極層730和絕緣層740形成。在每個焊盤區域 中，每個柵電極層730可以連接到多個接觸插塞780中的每個。在圖7中，盡管絕緣層740 被示出為位于比在堆疊方向上鄰近的柵電極層730高的位置，但是在焊盤區域中柵電極層 730可以位于比絕緣層740高的位置。
[0110] 同時，圖7中示出的存儲器裝置700可以包括穿過多個柵電極層730和多個絕緣 層740以沿垂直于基底705的上表面的方向延伸的通道710。可以例如以具有空的中心部分 的圓柱形狀形成通道710,并且可以利用嵌入的絕緣層713填充空的中心部分。可選擇地， 在形成嵌入的絕緣層713之前，可以額外地執行氫退火工藝，在氫退火工藝中，在含氫或含 氘的氣體氣氛中熱處理其上形成有包括通道710的結構。通過氫退火工藝，可以消除存在 于通道710中的許多晶體缺陷。
[0111] 電荷存儲層764和隧道層766可以形成在通道710的外面。電荷存儲層764和隧 道層766可以像通道710那樣沿垂直于基底705的上表面的方向延伸。阻擋層762可以設 置在柵電極層730的外面。因此，阻擋層762、電荷存儲層764和隧道層766可以順序地設 置在柵電極層730和通道710之間。
[0112] 同時，圖7中示出的存儲器裝置700可以包括設置在位于單元區域C和外圍電路 區域P中的基底705上的層間絕緣層750。層間絕緣層750可以包括第一層間絕緣層751、 第二層間絕緣層752和第三層間絕緣層753。第一層間絕緣層751可以覆蓋外圍電路區域 P中的水平晶體管800。在一個實施例中，第一層間絕緣層751覆蓋外圍電路區域P中的所 有的電路元件。第二層間絕緣層752可以設置為遍及單元區域C和外圍電路區域P的一部 分，并覆蓋單元區域C中的多個柵電極層730的一部分。例如，在一個實施例中，第二層間絕 緣層752覆蓋外圍電路區域P的不包括電路元件的部分。在一個實施例中，第二層間絕緣 層752可以在z軸方向上具有基本上與外圍電路區域P中的第一層間絕緣層751的厚度相 同的厚度。因此，第一層間絕緣層751和第二層間絕緣層752的上表面可以在外圍電路區 域P中共面。兩個層間絕緣層751和752可以一起形成下層間絕緣層。如圖7中示出的， 第二層間絕緣層752可以設置在多個柵電極層730和第一層間絕緣層751之間。
[0113] 第三層間絕緣層753可以設置在第一層間絕緣層751和第二層間絕緣層752上。 第三層間絕緣層753可以由此形成上層間絕緣層。第三層間絕緣層753可以具有比第一層 間絕緣層751和第二層間絕緣層752相對大的體積和厚度。在一個實施例中，第三層間絕 緣層753可以包括沉積速度比第一層間絕緣層751和第二層間絕緣層752高的沉積速度的 TE0S氧化物層。同時，第一層間絕緣層751和第二層間絕緣層752可以包括具有優異的間 隙填充性質的HDP氧化物層。
[0114] 在下文中，將參照圖8A至圖110描述圖4至圖7中示出的制造存儲器裝置的方法。
[0115] 圖8A至圖8J是示出制造圖4中示出的存儲