半導體結構的形成方法
【技術領域】
[0001]本發明涉及半導體技術領域，特別涉及一種半導體結構的形成方法。
【背景技術】
[0002]隨著半導體技術的不斷發展，半導體器件的尺寸不斷縮小。隨著半導體器件的尺寸縮小，MOS晶體管的接觸電阻對于MOS晶體管以及整個半導體芯片的性能影響越來越大。為了提高半導體芯片的性能，需要降低MOS晶體管的接觸電阻。而MOS晶體管的接觸電阻中，由于源極、漏極的面積較小，與金屬插塞之間的接觸電阻較大，對MOS晶體管的性能影響較大，使得半導體器件的運行速度大大下降。
[0003]自對準硅化物的形成工藝在源極和漏極表面形成金屬硅化物可以有效的降低源極、漏極與金屬插塞之間的接觸電阻。現有技術中自對準硅化物的形成工藝主要是通過蒸發或者濺射工藝在多晶硅表面形成金屬層；然后進行退火處理，金屬與襯底材料反應生成金屬娃化物；然后去除未反應金屬層。
[0004]隨著半導體器件尺寸的進一步縮小，晶體管的接觸電阻對半導體器件性能的影響更加顯著。由于晶體管的源極、漏極與金屬硅化物之間的接觸電阻占晶體管的接觸電阻的主要部分，所以，需要進一步降低源極、漏極與金屬硅化物層之間的接觸電阻，以降低晶體管的接觸電阻。
【發明內容】
[0005]本發明解決的問題是提供一種半導體結構的形成方法，降低晶體管的接觸電阻。
[0006]為解決上述問題，本發明提供一種半導體結構的形成方法，包括:提供半導體襯底，所述半導體襯底包括第一區域和第二區域，所述半導體襯底上形成有覆蓋部分第一區域的第一柵極結構、覆蓋部分第二區域的第二柵極結構；在第一柵極結構兩側的第一區域內形成第一凹槽；在所述第一凹槽內形成第一應力層和位于所述第一應力層表面的第一凸起應力層，采用原位摻雜工藝使第一凸起應力層內具有第一摻雜離子；在所述第二柵極結構兩側的第二區域內形成第二凹槽；在所述第二凹槽內形成第二應力層和位于所述第二應力層表面的第二凸起應力層，采用原位摻雜工藝使所述第二凸起應力層內具有第二摻雜離子；在所述第一凸起應力層和第二凸起應力層表面形成金屬層；進行退火處理，使所述金屬層與第一凸起應力層和第二凸起應力層發生反應，在第一凸起應力層表面形成第一金屬半導體化合物層，在第二凸起應力層表面形成第二金屬半導體化合物層。
[0007]可選的，所述第一摻雜離子為Al或In。
[0008]可選的，所述第二摻雜離子為Al、Se、Sb或Te。
[0009]可選的，所述第一摻雜離子的摻雜濃度為lE15cm3?lE17cm3，所述第二摻雜離子的慘雜濃度為lE15cm 3?lE17cm 3。
[0010]可選的，所述第二摻雜離子的摻雜深度小于第一摻雜離子的摻雜深度。
[0011]可選的，形成第一金屬半導體化合物層和第二金屬半導體化合物層之后，部分第一摻雜離子位于第一金屬半導體化合物層內，部分第一摻雜離子位于所述第一金屬半導體化合物層下方的第一凸起應力層內；第二摻雜離子完全位于第二金屬半導體化合物層內。
[0012]可選的，形成所述第一凹槽、第一應力層和第一凸起應力層的方法包括:在形成所述第一凹槽之前，形成覆蓋第二區域和第一柵極結構的第一掩膜層；然后以所述第一掩膜層為掩膜，刻蝕第一柵極結構兩側的第一區域，形成所述第一凹槽；采用選擇性沉積工藝形成填充滿第一凹槽的第一應力層；采用選擇性沉積工藝在第一應力層表面形成第一凸起應力層，并且在沉積過程中通入具有第一摻雜離子的摻雜氣體，使第一凸起應力層內摻雜有第一摻雜離子。
[0013]可選的，所述第一凹槽的形成方法包括:對第一柵極結構兩側的第一區域進行干法刻蝕，形成開口之后，沿所述開口進行各向異性濕法刻蝕，形成第一凹槽，所述第一凹槽具有Σ形側壁。
[0014]可選的，所述第一應力層和第一凸起應力層的材料為SiGe。
[0015]可選的，形成所述第二凹槽、第二應力層和第二凸起應力層的方法包括:在形成所述第二凹槽之前，形成覆蓋第一區域和第二柵極結構的第二掩膜層；然后以所述第二掩膜層為掩膜，刻蝕第二柵極結構兩側的第二區域，形成所述第二凹槽；采用選擇性沉積工藝形成填充滿第二凹槽的第二應力層；采用選擇性沉積工藝在第二應力層表面形成第二凸起應力層，并且在沉積過程中通入具有第二摻雜離子的摻雜氣體，使第二凸起應力層內摻雜有第二摻雜離子。
[0016]可選的，采用干法刻蝕工藝刻蝕第二柵極結構兩側的第二區域，形成所述第二凹槽。
[0017]可選的，所述第二摻雜離子的摻雜深度小于第二凸起應力層的厚度。
[0018]可選的，采用選擇性外延工藝形成部分厚度的第二凸起應力層之后，再通入具有第二摻雜離子的摻雜氣體，使第二凸起應力層內摻雜第二摻雜離子。
[0019]可選的，所述第二應力層和第二凸起應力層的材料為SiC或Si。
[0020]可選的，在形成所述第一凹槽和第二凹槽之前，對所述第一柵極結構兩側的第一區域進行輕第一摻雜離子注入和第一口袋離子注入；對所述第二柵極結構兩側的第二區域進行第二輕摻雜離子注入和第二口袋離子注入。
[0021]可選的，所述第一應力層和第一凸起應力層內還具有P型摻雜離子。
[0022]可選的，所述第二應力層和第二凸起應力層內還具有N型摻雜離子。
[0023]可選的，所述金屬層的材料為T1、Al、La、Zn或Ni。
[0024]可選的，所述退火處理的退火溫度為250°C?800°C，退火時間為30s?90s。
[0025]與現有技術相比，本發明的技術方案具有以下優點:
[0026]本發明的技術方案中，提供半導體襯底，所述半導體襯底具有第一區域和第二區域，第一區域上形成有第一柵極結構，第二區域上形成有第二柵極結構；在第一柵極結構兩側的第一區域內形成第一凹槽，并且在第一凹槽內形成第一應力層，在第一應力層表面形成第一凸起應力層，且通過原位摻雜工藝使第一凸起應力層內摻雜第一摻雜離子；在第二柵極結構兩側的第二區域內形成第二凹槽，并且在第二凹槽內形成第二應力層，在第二應力層表面形成第二凸起應力層，且通過原位摻雜工藝使第二凸起應力層內摻雜第二摻雜離子；然后在所述第一凸起應力層和第二凸起應力層表面分別形成第一金屬半導體化合物層和第二金屬半導體化合物層。由于所述第一摻雜離子能夠降低第一金屬半導體化合物層與第一凸起應力層之間的肖特基勢壘，所述第二摻雜離子能夠降低第二金屬半導體化合物層與第二凸起應力層之間的肖特基勢壘，所以，上述方法可以降低第一凸起應力層與第一金屬半導體化合物層之間的接觸電阻、以及第二凸起應力層與第二金屬半導體化合物層之間的接觸電阻，提高所述半導體結構的性能。并且，本發明的技術方案采用原位摻雜工藝在所述第一凸起應力層內摻雜第一摻雜離子，在第二凸起應力層內摻雜第二摻雜離子，可以避免對第一凸起應力層和第二凸起應力層內造成晶格損傷，從而可以提高形成的第一凸起應力層與第一金屬半導體化合物之間的界面質量，以及第二凸起應力層與第二金屬半導體化合物之間的界面質量，進一步降低第一凸起應力層與第一金屬半導體化合物層之間的接觸電阻，以及第二凸起應力層與第二金屬半導體化合物層之間的接觸電阻，且不需要增加額外的掩膜，可以節約工藝成本。
[0027]進一步，形成第一金屬半導體化合物層和第二金屬半導體化合物層之后，部分第一摻雜離子位于第一金屬半導體化合物層內，部分第一摻雜離子位于所述第一金屬半導體化合物層下方的第一凸起應力層內，所述第一摻雜離子為Al或In，可以增加第一凸起應力層和第一應力層內的受主濃度，在第一凸起應力層表面形成勢阱，所述第一金屬半導體化合物層內的電子向所述第一凸起應力層內遷移，使得第一凸起應力層一側電子聚集，第一金屬半導體化合物層一側空穴增加，在第一金屬半導體化合物層與第一凸起應力層界面上產生較強的電場，使得兩者之間的肖特基勢壘寬度下降，使得第一凸起應力層內的載流子容易隧穿進入所述第一金屬化合物半導體層內，降低所述第一金屬半導體化合物層與第一凸起應力層之間的肖特基勢壘，從而降低第一凸起應力層與第一金屬半導體化合物層之間的接觸電阻。
[0028]進一步，所述第二摻雜離子完全位于所述第二金屬半導體化合物層內，所述第二摻雜離子為Al、Se、Sb或Te，所述第二摻雜離子能夠降低所述第二金屬半導體化合物層的功函數，從而降