第iii族氮化物常關晶體管的層結構的制作方法
【技術領域】
[0001] 本發明涉及常關晶體管的第III族氮化物層結構。本發明還涉及在基底上包括層 結構的晶片，涉及常關晶體管，特別是高電子迀移率晶體管（HEMT)，及涉及集成電路。
【背景技術】
[0002] 針對大功率開關應用，有人廣泛地研究了第III族氮化物異質結場效應晶體管 (HFETs)。大多數報道的HFETs是常開型AlGaN/GaN HFETs，其優點是由固有極化電場產生 的固有的高的載流子面密度。
[0003] 然而，常開HFETs無法用于實際的功率開關應用，其中安全關閉運行是主要的關 切。因此，在這些應用中，目前唯獨使用Si基功率MOSFETs/IGBTs。
[0004] 常關運行，即柵源電壓為OV或者更一般而言柵源電壓低于閾值電壓值時的關 狀態的晶體管運行，對于AlGaN/GaN HFETs是特別期望的。同時期望獲得晶體管的低 的開狀態電阻。為了符合這些要求，需要降低在柵壓〈0V的柵下方的溝道中的二維電 子氣（2DEG)密度。因為2DEG是由在GaN和AlGaN層之間在異質界面處極化誘發的 固定電荷的不同造成的，減少Al摩爾分數或AlGaN的厚度有效地減少這些載流子，并 由此使開狀態運行的閾值電壓Vth向著正方向漂移。該方法報道于文獻M.A.Khan，Q. Chen, C. J. Sun, J. ff. Yang, M. Blasingame, M. S. Shur, and H. Park, "Enhancement and depletion mode GaN/AlGaN heterostructure field effect transistors^AppI. Phys. Lett, vol. 68, no. 4, 514-516 (1996)，下面稱作Khan等人。該方法可以產生常關運行。然而， 產生的漏電流非常小，因為可用的正柵壓受到在GaN/AlGaN異質界面處比較低的勢皇高度 連同高薄層電阻的限制。因此，該方法限制了所期望的開狀態電阻的降低。該方法也缺少 典型地以高的正電壓驅動柵的能力。替代性地，驅動電壓典型地被限制到小于2V。Khan等 人描述了一種器件，其特征在于閾值電壓Vth〈50mV的非常薄的AlGaN勢皇層。
[0005] 在過去幾年有人公布了設計常關HEMTs的若干不同方法。在Kumar V，Kuliev A,Tanaka T,Otoki Υ, Adesida I. , "High transconductance enhancement mode AlGaN/ GaN HEMTs on SiC substrate"，Electron Lett. 2003 ;39 (24) :1758-60 中找到一種結構。 作者針對凹柵器件報道了 Vth = 75mV。
[0006] Cai 等人在 Cai Y, Zhou Y, Chen K, Lau K.，"High-performance enhancement-mode AlGaN/GaN HEMTs using fluoride-based plasma treatment'，, IEEE Elec Dev Lett. 2005 ; 26(7) :435-7中依賴基于氟化物的等離子體處理以實現閾值電壓Vth = 900mV。雖然后一 方法可以提供常關器件，但是穩定性關切以及由于凹槽蝕刻或F離子處理在高電壓和高溫 下運行時導致的器件性能的損害將該方法限制到僅研發工作。
[0007] 由 Mizutani 等人在 Mizutani T, Ito M, Kishimoto S, Nakamura F.，"AlGaN/ GaN HEMTs with thin InGaN cap layer for normally off operation'，，IEEE Elec Dev Lett. 2007 ;28 (7) :549-51中建議的更加新近的方法使用薄的InGaN蓋層，其升高導帶，由 此實現常關運行。雖然善于獲得正的閾值電壓，但是仍然要求在柵極接點和漏極接點之間 用于降低開狀態電阻的凹槽蝕刻的可靠性是該方法的主要問題。
[0008] 由于在獲得基于氮化物的常關HEMTs中的固有困難，常開HEMT也可以用于與Si FET的柵地陰地放大器配置，從而制成常關器件（US 8, 084, 783)。該方法可以實現閾值電 壓最高為4V的常關GaN HEMT，但是也受到額外的芯片集成的困擾，并且依賴Si FET的緩慢 內體（slow internal body)。
【發明內容】
[0009] 根據本發明的第一方面，常關晶體管的第III族氮化物層結構包括
[0010] -由至少一種具有第一帶隙能的第一第III族氮化物材料制成的供電子層；
[0011] -由至少一種具有第二帶隙能的第二第III族氮化物材料制成的背勢皇層；
[0012] -位于供電子層和背勢皇層之間并且由具有低于第一和第二帶隙能的第三帶隙能 的第三第III族氮化物材料制成的溝道層，其中
[0013] -背勢皇層的第二第III族氮化物材料具有P型導電性，而供電子層的第一第III 族氮化物材料和溝道層的第三第III族材料不具有P型導電性，
[0014] -供電子層的第一第III族氮化物材料的第一帶隙能小于背勢皇層的第二第III 族氮化物材料的第二帶隙能。
[0015] 第III族氮化物層結構下面簡寫為層結構。
[0016] 在本申請請求保護的該層結構的實施方案中，在不將外加電壓施加至該層結構的 情況下，溝道層中第三第III族氮化物材料的導帶下邊沿在能量上高于溝道層中第三第 III族氮化物材料的費米能級。
[0017] 該層結構可以通過比較簡單的方法制造。具體而言，本發明的層結構允許由根據 優選的實施方案的該層結構制造常關（也稱作e模式）晶體管，其器件性能在若干關鍵參 數上是優越的，并且具有獨特的高的在片器件產率。
[0018] -個重要的優點是，該層結構允許制造實施方案，其是具有無凹槽的設計的常關 晶體管。這是一個重要的優點，因為基于本發明的層結構實現了在制造該層結構之后常關 晶體管的定型加工的明顯簡化。這又允許大幅降低該晶體管實施方案的成本。
[0019] 這些優點是在優選的晶體管實施方案中實現的，其利用了本發明的層結構的有利 的性質。具體而言，通過避免在使用該層結構的晶體管結構中電子電流損失的雙異質結構 設計，本發明的層結構實現了非常好的將載流子限制在溝道層。
[0020] 該效應是通過該層結構的特征的組合實現的。具體而言，本發明的層結構利用p 型背勢皇層，其在溝道層中在主溝道區下方產生固有的空穴產生的電場，以使導帶下邊沿 上升而高于費米能級。此外，具有比供電子層更寬的帶隙的背勢皇層支持該效應。因此，通 過將至少一種第二第III族氮化物材料插入包含具有比供電子層的第一第III族氮化物材 料更高的能量值的能帶隙的背勢皇層中，此外通過提供背勢皇層作為P型層，發現溝道層 的導帶下邊沿整體處于比費米能級更高的能量值。因此，因為P型摻雜的背勢皇層升高了 晶體管結構的主2DEG區處的導帶下邊沿，所得的器件閾值電壓具有正值。
[0021] 本發明的層結構同時實現了良好的導電性調制性質。這一新概念還能夠在用該層 結構制成的晶體管中將常關運行和大電流驅動能力相結合，通過施加比較高的正柵壓，同 時獲得小的柵電流。本發明的第III族氮化物層結構還允許獲得大的漏電流。
[0022] 在溝道層下方具有GaN緩沖層的已知的HEMTs中將電子限制到底側是不充分的， 這即使在小的漏電壓和閉合溝道條件下也會產生穿通效應，然而通過本發明的層結構避免 了該穿通效應。應當注意的是，供電子層在現有技術中也稱作勢皇層或肖特基勢皇層。
[0023] 下面描述該層結構的實施方案。
[0024] 為了清楚在此已經指出，由本發明的層結構制成的常關晶體管構成一個優選的實 施方案。由本發明的層結構制成的常關或e模式晶體管的結構可以稱作P型摻雜的雙異質 結晶體管或P型摻雜的背勢皇晶體管。
[0025] 然而，有利地以其他方式提供該層結構的其他實施方案。作為一個例子，該層結構 還以中間產物的形式進行買賣，例如承載該層結構的外延晶片，作為在基底上的外延層疊 物。該外延晶片用作在制造晶體管晶片或單個晶體管中進一步加工的基礎。該層結構的另 一個實施方案采用在整體上與其他電路元件集成的常關晶體管中包括本發明的層結構的 集成電路的形式。