12]圖3是本發明封裝件中多芯片平面封裝件的粘片示意圖。
[0013]圖4是本發明封裝件中多芯片堆疊封裝件的粘片示意圖。
[0014]圖5是本發明封裝件中多芯片平面封裝件的剖面示意圖。
[0015]圖6是本發明封裝件中多芯片堆疊封裝件的剖面示意圖。
[0016]圖中:1.框架本體，2.第一框架單元，3.第二框架單元，4.第一基島，5.第二基島，6.第三基島，7.第四基島，8.第五基島，9.第六基島，10.連接條，11.柵條，12.第一 IC芯片，13.第二 IC芯片，14.第三IC芯片，15.第四IC芯片，16.第五IC芯片，17.第六IC芯片，18.內引腳，19.第一鍵合線，20.塑封體，21.第一鍵合球，22.第二鍵合線，23.第二鍵合球，24.外引腳，25.第三鍵合線，26.第四鍵合線，27.第五鍵合線，Al.第一框架單元I引腳，A2.第一框架單元2引腳，A3.第一框架單元3引腳，A4.第一框架單元4引腳，A5.第一框架單元5引腳，A6.第一框架單元6引腳，A7.第一框架單元7引腳，AS.第一框架單元8引腳，B1.第二框架單元I引腳，B2.第二框架單元3引腳，B3.第二框架單元3引腳，B4.第二框架單元4引腳，B5.第二框架單元5引腳，B6.第二框架單元6引腳，B7.第二框架單元7引腳，B8.第二框架單元8引腳。
【具體實施方式】
[0017]下面結合附圖和【具體實施方式】對本發明進行詳細說明。
[0018]如圖1所示，本發明弓I線框架，包括框架本體I，框架本體I上設有多個第一框架單元2和多個框架單元3，所有的第一框架單元2構成多列第一框架單元組，所有第一框架單元組中第一框架單元2的數量相同；所有第二框架單元3構成多列第二框架單元組，所有第二框架單元組中第二框架單元3的數量相同；多個第一框架單元組和多個第二框架單元組間隔設置于框架本體I上，所有的框架單元呈矩陣式排列。第一框架單元組中的第一框架單元2與相鄰的第二框架單元組中的第二框架單元3平行設置，且第二框架單元3與框架本體I邊框之間的距離小于第一框架單元2與框架本體I邊框之間的距離，該第一框架單元2和該第二框架單元3相對設置的引腳交錯設置，即第一框架單元4引腳A4位于第二框架單元5引腳B5和第二框架單元6引腳B6之間，第一框架單元3引腳A3位于第二框架單元6引腳B6和第二框架單元7引腳B7之間，第一框架單元2引腳A2位于第二框架單元7引腳B7和第二框架單元8引腳B8之間，第二框架單元8引腳B8位于第一框架單元2引腳A2和第一框架單元I引腳Al之間；第一框架單元5引腳A5位于第二框架單元4引腳B4和第二框架單元3引腳B3之間，第一框架單元6引腳A6位于第二框架單元3引腳B3和第二框架單元3引腳B2之間，第一框架單元7引腳A7位于第二框架單元3引腳B2和第二框架單元I引腳BI之間，第二框架單元I引腳BI位于第一框架單元7引腳A7和第一框架單元8引腳AS之間，如圖2所示，第一框架單元2上沿引腳的排列方向對稱設有第一基島4和第三基島6，第一基島4和第三基島6均與柵條11相連接，柵條11與第一框架單元5引腳A5的一端、第一框架單元6引腳A6的一端、第一框架單元7引腳A7的一端和第一框架單元8引腳A8的一端相連接，第一框架單元2上設有第二基島5，第一基島4和第三基島6位于柵條(Dam Bar,也叫中筋)11與第二基島5之間，第二基島5通過連接條(Tie Bar) 10與框架本體I的邊框相連接，第一框架單元I引腳Al、第一框架單元2引腳A2、第一框架單元3引腳A3和第一框架單元4引腳A4均位于第二基島5背離柵條11的一側。
[0019]第二框架單元3沿引腳的排列方向對稱設有第四基島7和第六基島9，第四基島7與第六基島9均與另一條柵條11相連接，該柵條11與第二框架單元5引腳B5的一端、第二框架單元6引腳B6的一端、第二框架單元7引腳B7的一端和第二框架單元8引腳B8的一端相連接，第二框架單元3上設有第五基島8，第四基島7和第六基島9位于另一條柵條11與第五基島8之間，第五基島8通過另一條連接條10與框架本體I的邊框相連接，第二框架單元I引腳B1、第二框架單元3引腳B2、第二框架單元3引腳B3和第二框架單元4引腳B4均位于第五基島8背離另一條柵條11的一側。
[0020]所有基島的背面均設有矩陣式的凹坑。所有與柵條11相連接的基島朝向柵條11的一端均加工有穿通基島的至少兩個小孔，每個基島上的至少兩個小孔沿框架單元引腳的排列方向設置。
[0021]框架單元在框架本體I上呈矩陣式分布，其中行數為奇數行的第2n_l行與偶數行第2n行的相鄰封裝單元的基島通過連接條(Tie Bar)與框架邊框相連，第2n_l行與第2n行的相鄰封裝單元的外引線腳交錯排列，通過柵條(Dam Bar,也叫中筋)與框架邊框連接。
[0022]本發明引線框架中相鄰的引腳采用內交錯型設計，使得相鄰框架單元在X方向的步距為13.716臟(如01?81^-5?框架)。而現有的單排或雙排引線框架的引腳是平行相鄰框架的引腳相連設計，相鄰框架單元在X方向的步距為18.288mm(如DIP8L-2P框架)。可見，相同型號引線框架(DIP8L)中，本發明5排引線框架的步距比現有的雙排引線框架的步距減少了 4.572_，提高了框架材料的利用率。
[0023]每條本發明引線框架上有5行單元，每行單元中有18個框架單元，每條引線框架上共有90個框架單元。
[0024]本發明引線框架內部采用多載體設計(名稱:異型框架，以區別于傳統結構框架)，即一個框架單元內有多個相對獨立的基島，其中兩個載體(即平行設置的兩個基島)分別與外部伸出的管腳相連，剩余的一個載體與框架邊框或內部設計的金屬邊框相連，由于產品對電壓要求，每個獨立的基島與相鄰基島之間的間距多0.30mm ;同時為加強產品抗脫層能力，載體背面設計有矩陣式小坑；兩個較大基島上有穿通的小孔，通過物理方式，增加填充樹脂與金屬結合力。本發明DIP多排框架的結構特點為:框架尺寸在255mmX80mm以內，采用相鄰引腳交錯型設計，每條90?108個單元不等。采用生產設備配置優化方案，MGP塑封模具、自動排片機和沖流道機，自動切筋成形系統(切筋、成形、分離各一副模具)，高速線電鍍線電鍍，本方案不包含新設備(原有減薄劃片、壓焊、打印、測試等設備仍可用)。
[0025]用上述引線框架生產封裝件時，按IC芯片在載體上的粘貼形式，封裝件分為多芯片平面封裝件和多芯片堆疊封裝件。本發明提供了一種該封裝件的制造方法，具體按以下步驟進行:
步驟1:晶圓減薄:
采用8?12英寸晶圓厚度減薄機，在主軸轉速2400rpm?3000rpm的條件下對晶圓進行減薄，減薄得到的芯片表面粗糙度Ra0.1Omm ;減薄工藝同常規QFN減薄，粗磨+細磨拋光方式；減薄后多芯片平面封裝件中所用芯片厚度380 μπι，減薄后多芯片堆疊封裝件中所用芯片厚度200 μ??;
步驟2:劃片:
對于多芯片平面封裝件:在8?12英寸晶圓劃片機上，采用DIP封裝通用劃片工藝對厚度為380 μ m的芯片進彳丁劃片；
對于多芯片堆疊封裝件:在8?12英寸晶圓劃片機上，采用DIP封裝通用劃片工藝對直接粘貼于載體上的厚度為200 μπι的芯片進行劃片，劃片時采用防裂片工藝；在對不直接粘貼于載體上的芯片進行劃片時，先將加熱后有粘性的膠片膜粘貼在該芯片的背面，然后采用DIP封裝通用劃片工藝進行劃片，劃片時采用防裂片工藝；
步驟3:上芯:
對于多芯片平面封裝件:
先在第一基島4上點上粘片膠，設備吸嘴自動從晶圓上吸取第一 IC芯片12，放置在第一基島4的粘片膠上，完成第一框架單元2上第一 IC芯片12的粘接，接著在第二框架單元3的第四基島7上粘接第一 IC芯片12，依次進行整條框架每個框架單元上第一 IC芯片12的粘接，整條框架第一 IC芯片12粘取完畢后，進行第二條框架第一 IC芯片12的粘接，直至整批產品第一 IC芯片12粘接完畢；
在第一框架單元2的第二基島5上點粘片膠，將第二 IC芯片13粘接在第二基島5上，接著再在第二框架單元3的第五基島8上粘接第二 IC芯片13 ;依次在整條框架的每個框架單元中粘貼第二 IC芯片13，整條框架第二 IC芯片13粘接完畢后，進行第二條框架第二IC芯片13的粘接，直至整批產品上第二 IC芯片13粘接完畢；
在第三基島6上點粘片膠，設備吸嘴自動吸取第三IC芯片14，放置在第三基島6上的粘片膠上；再在第二框架單元3的第六基島9上粘貼第三IC芯片14 ;依次在整條框架的每個框架單元上粘貼第三IC芯片14，整條框架粘貼第三IC芯片14后，進行