基于dip多基島的引線框架及用其制造封裝件的方法
【技術領域】
[0001]本發明屬于半導體制造技術領域，涉及一種引線框架，特別涉及一種基于DIP多基島的引線框架；本發明還涉及一種用該引線框架制造封裝件的方法。
【背景技術】
[0002]長期以來，DIP系列產品封裝制造大多為單載體或雙載體的兩排引線框架模式，但是受引線框架壓延銅箔制造技術、沖壓模具及沖壓技術的影響，封裝方面受塑封模具、電鍍選鍍技術、切筋成形模具技術、上芯/壓焊設備的識別精度和工作窗口范圍等條件的制約，傳統單/雙基島兩排框架模式不僅生產效率低，對工廠產能、人力等造成較大浪費。而且產品外形尺寸一致性差，封裝成品率低，導致生產成本高、效率低。
[0003]經過多年的摸索發展，根據低成本、高封裝數量封裝需求的市場變化。相對于封裝成本較高的BGA、MCM等產品，組合功能的多芯片集成封裝已經成為封裝的一大趨勢，由此產生了 DIP平面多載體、多芯片封裝，且發展趨勢極為迅速。
[0004]目前集成電路封裝，在承載芯片的基島設計上，大多采用單個或兩個基島的設計，該設計實現封裝的芯片數量較少(I個或2個)，且對封裝廠來說產品成本較高(I個芯片或2個芯片需求較長焊線、較多包封樹脂)、同時實現功能單一(模擬或混合信號)。由于集成電路發展趨勢的高集成度和小型化，對于低端DIP系列的封裝產品，不增加成本的多芯片組合封裝就成為組合功能的消費類電子封裝需求。
【發明內容】
[0005]本發明的目的是提供一種基于DIP多基島的引線框架，能夠增加一個單元內包封芯片的數量。
[0006]本發明的另一個目的是提供一種用上述引線框架制造低成本、多芯片、多功能封裝件的方法。
[0007]為實現上述目的，本發明所采用的技術方案是:一種基于DIP多基島的引線框架，包括框架本體，框架本體上設有多列第一框架單元組和多列第二框架單元組，第一框架單元組和第二框架單元組間隔設置，所有第一框架單元組中第一框架單元的數量相同；所有第二框架單元組中第二框架單元的數量相同，第一框架單元上、沿引腳的排列方向設有第一基島和第三基島，第一基島和第三基島通過柵條與第一框架單元的四個內引腳相連接，第一框架單元上還設有第二基島，第一基島和第三基島位于柵條與第二基島之間，第一框架單元的另外四個內引腳與第二基島相鄰設置；第二框架單元上、沿引腳的排列方向對稱設有第四基島和第六基島，第四基島與第六基島通過另一條柵條與第二框架單元的四個內引腳相連接，第二框架單元上設有第五基島，第四基島和第六基島位于另一條柵條與第五基島之間，第二框架單元的另外四個內引腳與第五基島相鄰設置；第五基島和第二基島均通過連接條與框架本體的邊框相連接；一個框架單元中朝向相鄰框架單元的內引腳與該相鄰框架單元朝向該框架單元的內引腳交錯設置。
[0008]本發明所采用的另一個技術方案是:一種用上述引線框架制造封裝件的方法，具體按以下步驟進行:
步驟1:減薄晶圓，得到表面粗糙度Ra0.1Omm的芯片；減薄后多芯片平面封裝件中所用芯片厚度380 μm，減薄后多芯片堆疊封裝件中所用芯片厚度200 μπι ;
步驟2:采用DIP封裝通用劃片工藝對厚度為380 μπι的芯片進行劃片；
采用DIP封裝通用劃片工藝對直接粘貼于載體上的厚度為200 μ m的芯片進行劃片，劃片時采用防裂片工藝；在對不直接粘貼于載體上的芯片進行劃片時，先將加熱后有粘性的膠片膜粘貼在該芯片的背面，然后采用DIP封裝通用劃片工藝進行劃片，劃片時采用防裂片工藝；
步驟3:上芯:
對于多芯片平面封裝件:
先在一個第一框架單元的第一基島上粘接第一 IC芯片，接著在與該第一框架單元相鄰的第二框架單元的第四基島上粘接第一 IC芯片，依次進行整條框架每個框架單元上第一IC芯片的粘接，整條框架第一 IC芯片粘取完畢后，進行第二條框架第一 IC芯片的粘接，直至整批框架上第一 IC芯片粘接完畢；在第二基島上粘接第二 IC芯片，接著再在第五基島上粘接第二 IC芯片；依次在整條框架的每個框架單元中粘貼第二 IC芯片，整條框架第二IC芯片粘接完畢后，進行第二條框架第二 IC芯片的粘接，直至整個框架上第二 IC芯片粘接完畢；在第三基島粘接第三IC芯片，再在第二框架單元的第六基島上粘貼第三IC芯片；依次在整條框架的每個框架單元上粘貼第三IC芯片，整條框架粘貼第三IC芯片后，進行第二條框架上第三IC芯片的粘貼，直至整個框架上第三IC芯片粘接完畢；上芯后進行烘烤；
對于多芯片堆疊封裝件:
直接粘貼于基島上的第一 IC芯片、第二 IC芯片和第三IC芯片的粘貼過程與多芯片平面封裝件中第一 IC芯片、第二 IC芯片和第三IC芯片的粘貼過程相同；
加熱第一 IC芯片，其上粘貼不直接粘貼于載體上的第四IC芯片，依次進行整條框架上每個框架單元上第四IC芯片的粘貼，整條框架第四IC芯片粘貼完成后，進行第二條框架上第四IC芯片的粘貼，直至整個框架上第四IC芯片粘貼完畢；然后加熱第二 IC芯片，在其上粘貼第五IC芯片，依次進行整條框架上每個框架單元上第五IC芯片的粘貼，整條框架第五IC芯片粘貼完成后，進行第二條框架第五IC芯片的粘貼，直至整個框架上第五IC芯片粘貼完畢；接著，加熱第三IC芯片，在其上粘貼第六IC芯片，依次進行整條框架上每個框架單元上第六IC芯片的粘貼，整條框架第六IC芯片粘貼完成后，進行第二條框架第六IC芯片的粘貼，直至整個框架上第六IC芯片粘貼完畢；
步驟4:壓焊:
對于多芯片平面封裝件:先在第一 IC芯片朝向第二 IC芯片的焊盤上打第一鍵合球，在第二 IC芯片朝向第一 IC芯片的焊盤上打第二鍵合球，接著，在第一鍵合球上堆疊焊接，焊絲拉平弧在第二鍵合球上；同理焊接第三IC芯片與第一 IC芯片之間的鍵合線，焊接第二IC芯片與第三IC芯片之間的鍵合線；最后從第一 IC芯片、第二 IC芯片和第三IC芯片向內引腳焊線，完成第一框架單元的焊線焊接，接著進行第二框架單元的焊線焊接，依次進行整條框架所有單元焊接，直至所有框架焊接完畢；
對于多芯片堆疊封裝件: 先從第四IC芯片向第一 IC芯片采用高低弧焊線焊接，再從第五IC芯片向第二 IC芯片采用高低線弧焊線焊接，，接著從第四IC芯片向第五IC芯片使用平方線弧焊接線，最后從第一 IC芯片向內引腳采用普通焊線焊接弧線，從第二 IC芯片向內引腳采用普通焊線焊接弧線，從第一 IC芯片向第二 IC芯片采用平方線弧焊接，用相同的順序和方法進行第一基島上IC芯片和第三基島上IC芯片之間的焊線連接，用相同的順序和方法進行第二基島上IC芯片和第三基島上IC芯片之間的焊線連接，完成第一框架單元上的焊線焊接，接著進行第二框架單元上的焊線焊接，依次進行整條框架所有框架單元內IC芯片的焊接，直至所有框架焊接完畢；
步驟5:塑封、后固化、打印；
步驟6:送高速電鍍線電鍍，自動上料槽中上料，去膠體周邊廢膠料和電鍍烘烤在一個系統內完成，鍍液溫度35?45°C，電鍍電流95±5A /槽，鍍層厚度7.0?20.32 ym ;
步驟7:切筋成型，自動進料，自動入管；
步驟8:檢查，剔除不合格品；
步驟9:采用同DIP產品的測試方法對合格品進行測試，挑出不良品，良品為制得的封裝件。
[0009]本發明引線框架結構新穎獨特、簡單合理，具有成本低、節能減排等優點，有助于增加產品功能的集成，提升產品的封裝成品率、質量及可靠性。并且可延伸到更多排矩陣式封裝，不局限于DIP封裝形式。廣泛用于LED燈管、電腦接口類型、供應電源模塊、網絡變壓器、DIP開關、壓力傳感器、方便實現PCB板的穿孔焊接，應用范圍包括標準邏輯1C、存儲器LSI等領域。本發明制造方法能有效提高生產效率和產品質量，減少錯誤率提高加工生產的安全性。而且單個產品塑封料的消耗大大降低，如本發明方法制造的封裝件DIP8L 5排，每只產品塑封料用量0.433g，而現有的封裝件DIP8L 2排每只產品塑封料用量0.75g，采用本發明引線框架制造封裝件在封裝成本上節省約為42.26%，并且在使用本發明引線框架的前提下，選用國產品牌普通材料和環保材料的粘片膠，選用國產普通材料和環保材料的塑封料，鍵合線以銅線為主，金線為輔的低成本生產方案和工藝技術。采用本發明引線框架生產封裝件時，一副模具的生產量是現有的DIP8L2排封裝件生產量的2.25倍。
【附圖說明】
[0010]圖1是本發明多基島引線框架的結構示意圖。
[0011]圖2是圖1所示引線框架中相鄰第一框架單元和第二框架單元的示意圖。
[00