一種半導體器件及其制造方法
【技術領域】
[0001]本發明涉及半導體技術領域，具體而言涉及一種半導體器件及其制造方法。
【背景技術】
[0002]在半導體技術領域中，由于CMOS器件的尺寸隨著工藝節點的減小而不斷縮小，器件的性能改善成為了必須。現有技術中存在很多改善載流子遷移率的方法，但是應變硅技術吸引了越來越多的關注并且逐漸被采用，例如:通過鍺硅(SiGe)工藝改善PMOS的性能，通過碳硅(SiC)工藝來改善NMOS的性能。
[0003]據報道，凹陷的U型抬升的碳硅(SiC)應力層可以改善NMOS器件的性能，將性能從6%提升到32%。
[0004]此外,位錯(Stack fault dislocat1n)技術可以產生張應力，并且能夠改善NMOS的性能。
[0005]現有技術中存在一種半導體器件的制造方法，通過采用位錯技術和位于源極和漏極內的抬升的碳硅應力層來改善NMOS器件的性能。在該方法中，通過外延工藝形成抬升的碳硅應力層，具體方法為:先在源極和漏極內形成用于容置抬升的碳硅應力層的凹陷，然后在凹陷內外延生長碳硅以形成抬升的應力層。由于需要先形成凹陷再在凹陷內外延生長碳硅從而形成抬升的應力層，該方法至少存在以下問題:(1)形成凹陷的過程會對形成的位錯造成破壞，導致位錯的應力被釋放；(2)形成凹陷的過程會對源極和漏極造成一定的破壞；(3)先形成凹陷再外延生長碳硅會導致外延生長工藝需要的時間過長，導致單位時間內的半導體器件的產量降低。
[0006]可見，為了解決現有技術中的上述問題，需要提出一種新的半導體器件結構及其制造方法。
【發明內容】
[0007]針對現有技術的不足，本發明提供一種半導體器件及其制造方法，可以改善形成抬升的碳硅應力層的工藝帶來的不利影響，提高半導體器件的載流子遷移率進而提高器件的性能。
[0008]本發明實施例一提供一種半導體器件的制造方法，所述方法包括:
[0009]步驟SlOl:提供半導體襯底，在所述半導體襯底上形成偽柵極結構和位于所述偽柵極結構兩側的偏移側壁；
[0010]步驟S102:通過輕摻雜離子注入在所述半導體襯底內形成輕摻雜源/漏區以及位于所述輕摻雜源/漏區內的第一位錯；
[0011]步驟S103:在所述偏移側壁的兩側形成主側壁，通過重摻雜離子注入在所述半導體襯底內形成源極和漏極以及位于所述源極和所述漏極內的第二位錯；
[0012]步驟S104:去除所述主側壁，形成位于所述源極和所述漏極上方且高于所述半導體襯底的抬升的應力層。
[0013]其中，所述第一位錯在所述半導體襯底內的深度小于所述第二位錯，并且所述第一位錯比所述第二位錯更靠近器件的溝道區域。
[0014]其中，所述應力層包括碳硅層。
[0015]其中，所述應力層包括磷或砷原位摻雜的碳硅層。
[0016]可選地，在所述步驟S104中，形成所述應力層的步驟包括:
[0017]在所述半導體襯底上形成一層應力材料層；
[0018]通過刻蝕去除所述應力材料層位于所述源極和所述漏極所在區域之外的部分，以形成所述應力層。
[0019]可選地，在所述步驟S102中，在進行輕摻雜離子注入的步驟之前還包括實施預非晶化注入的步驟；和/或，在進行輕摻雜離子注入的步驟之后還包括進行退火工藝的步驟。
[0020]可選地，在所述步驟S103中，在進行重摻雜離子注入的步驟之前還包括實施預非晶化注入的步驟；和/或，在進行重摻雜離子注入的步驟之后還包括進行退火工藝的步驟。
[0021]其中，在所述步驟S104之后還包括如下步驟:
[0022]步驟S105:形成接觸孔刻蝕阻擋層和位于所述接觸孔刻蝕阻擋層之上的層間介電層；
[0023]步驟S106:去除所述偽柵極結構，并在所述偽柵極結構原來的位置形成金屬柵極結構；
[0024]步驟S107:形成位于所述源極和所述漏極上方的接觸孔。
[0025]本發明實施二提供一種半導體器件，包括:半導體襯底、位于所述半導體襯底上的柵極結構以及位于所述半導體襯底內的源極和漏極，還包括位于所述源極和所述漏極內的第一位錯和第二位錯，以及位于所述源極和所述漏極上方且高于所述半導體襯底的抬升的應力層。
[0026]可選地，所述第一位錯在所述半導體襯底內的深度小于所述第二位錯，并且所述第一位錯比所述第二位錯更靠近器件的溝道區域。
[0027]其中，所述應力層包括碳硅層。
[0028]其中，所述應力層包括磷或砷原位摻雜的碳硅層。
[0029]本發明的半導體器件的制造方法，通過形成位于輕摻雜源/漏區內的第一位錯、位于源極與漏極內的第二位錯以及位于源極和漏極上方且高于半導體襯底的抬升的應力層，可以對NMOS器件的溝道施加張應力，提高半導體器件的性能。并且，形成應力層的工藝相對于現有技術更加合理，不僅可以避免對源極和漏極造成破壞，而且可以提高單位時間內的半導體器件的產量。本發明的半導體器件，可以采用上述方法制得，具有更好的性能。
【附圖說明】
[0030]本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。
[0031]附圖中:
[0032]圖1A至IF為本發明實施例一的一種半導體器件的制造方法的相關步驟形成的圖形的示意性剖視圖；
[0033]圖2為本發明實施例一的一種半導體器件的制造方法的一種示意性流程圖；
[0034]圖3為本發明實施例二的一種半導體器件的結構的示意性剖視圖。
【具體實施方式】
[0035]在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。
[0036]應當理解的是，本發明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發明的范圍完全地傳遞給本領域技術人員。在附圖中，為了清楚，層和區的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。
[0037]應當明白，當元件或層被稱為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或層時，則不存在居間的元件或層。應當明白，盡管可使用術語第一、第二、第三等描述各種元件、部件、區、層和/或部分，這些元件、部件、區、層和/或部分不應當被這些術語限制。這些術語僅僅用來區分一個元件、部件、區、層或部分與另一個元件、部件、區、層或部分。因此，在不脫離本發明教導之下，下面討論的第一元件、部件、區、層或部分可表示為第二元件、部件、區、層或部分。
[0038]空間關系術語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關系。應當明白，除了圖中所示的取向以外，空間關系術語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向為在其它元件或特征“上”。因此，示例性術語“在...下面”和“在...下”可包括上和下兩個取向。器件可以另外地取向(旋轉90度或其它取向)并且在此使用的空間描述語相應地被解釋。
[0039]在此使用的術語的目的僅在于描述具體實施例并且不作為本發明的限制。在此使用時，單數形式的“一”、“一個”和“所述/該”也意圖包括復數形式，除非