一種平面vdmos環區制造方法和系統的制作方法
【技術領域】
[0001]本發明涉及半導體制造工藝領域，尤其涉及一種平面VDMOS環區制造方法和系統。
【背景技術】
[0002]垂直雙擴散金屬-氧化物半導體場效應晶體管(VDMOS)兼有雙極晶體管和普通金屬-氧化物半導體場效應晶體管(MOS)器件的優點。對于現代平面VDMOS器件來說，一般都采用淺平面結結構，典型的結深值為4-7um，在這么淺的結深下，器件如果沒有增加任何終端保護措施，擊穿電壓要比理想情況下即平行平面結的耐壓值低50%，因此，終端保護是平面VDMOS器件的一項關鍵技術。在器件的邊緣區域，雜質原子在邊緣區擴散形成了柱面結或球面結，由于這兩種結均存在曲率，耗盡區也存在表面電場曲率效應，導致該位置電場集中，擊穿將首先出現在這些區域。為了提高器件擊穿電壓，通常使用終端環技術，將耗盡區電場向外側拉平。并在最外側使用N型截止環截止，如圖1所示。
[0003]因此，終端環對于器件耐壓有很重要的作用，任何環區形貌的變化都會引起耐壓降低。在平面VDMOS工藝中，在生長初始氧化層(圖2)和完成場效應晶體管(JFET)區的刻蝕和注入(圖3)之后，首先會進行截止環的光刻、刻蝕及注入(圖4、圖5)，然后通過干法+濕法+清洗去膠(圖6)，最后進行終端環的光刻、刻蝕及注入(圖7)，以完成平面VDMOS環區的整個制作過程。
[0004]但是，在現有技術的上述步驟中，由于截止環的光刻圖形刻開區較小，而注入能量和劑量很大，易導致注入后去膠不凈的情況出現。在后續做終端環時，當環側壁的初始氧化層被去不干凈的膠遮擋，在終端環的濕法腐蝕步驟中，將會在終端環區的側壁出現毛刺，導致形貌不規則，如圖8、圖9所示。這種環區毛刺現象對于器件的耐壓及可靠性測試都將起到負面作用。
【發明內容】
[0005](一)要解決的技術問題
[0006]本發明提供一種平面VDMOS環區制造方法和系統，以解決現有技術中在制造環區過程中易產生環區毛刺現象，導致形貌不規則的技術問題。
[0007](二)技術方案
[0008]為解決上述技術問題，本發明提供一種平面VDMOS環區制造方法，包括:
[0009]完成終端環區的光刻、刻蝕及第一導電類型離子注入；
[0010]完成截止環區的光刻、刻蝕及第二導電類型離子注入，所述第二導電類型與平面VDMOS有源區導電類型相同，與第一導電類型相反。
[0011]進一步地，
[0012]所述第一導電類型為N型，所述第二導電類型為P型。
[0013]進一步地，
[0014]所述第一導電類型為P型，所述第二導電類型為N型。
[0015]進一步地，
[0016]所述終端環區包括一個或多個終端環。
[0017]進一步地，
[0018]當所述終端環區包括多個終端環時，所述終端環由內而外的間隔等差增加。
[0019]另一方面，本發明還提供一種平面VDMOS環區制造系統，包括:
[0020]終端環制造單元，用于完成終端環區的光刻、刻蝕及第一導電類型離子注入；
[0021]截止環制造單元，用于完成截止環區的光刻、刻蝕及第二導電類型離子注入，所述第二導電類型與平面VDMOS有源區導電類型相同，與第一導電類型相反。
[0022]進一步地，
[0023]所述第一導電類型為N型，所述第二導電類型為P型。
[0024]進一步地，
[0025]所述第一導電類型為P型，所述第二導電類型為N型。
[0026]進一步地，
[0027]所述終端環區包括一個或多個終端環。
[0028]進一步地，
[0029]當所述終端環區包括多個終端環時，所述終端環由內而外的間隔等差增加。
[0030](三)有益效果
[0031]可見，在本發明提供的平面VDMOS環區制造方法和系統中，通過優化環區制作流程，首先完成終端環區的刻蝕及注入，而后再完成截止環區的刻蝕及注入。有效地避免了終端環區側壁形貌受到截止環區制備過程中去膠不凈的影響，改善了終端環區側壁形貌，解決了器件耐壓降低和可靠性不高的技術問題。
【附圖說明】
[0032]為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
[0033]圖1是終端環技術的結構示意圖；
[0034]圖2是平面VDMOS制造工藝中生長初始氧化層的示意圖；
[0035]圖3是平面VDMOS制造工藝中JFET區刻蝕和注入示意圖；
[0036]圖4是平面VDMOS制造工藝中截止環的光刻、刻蝕及注入示意圖；
[0037]圖5是平面VDMOS制造工藝中截止環的光刻、刻蝕及注入俯視圖；
[0038]圖6是平面VDMOS制造工藝中去I父過程不意圖；
[0039]圖7是平面VDMOS制造工藝中終端環的光刻、刻蝕及注入示意圖；
[0040]圖8是平面VDMOS制造工藝中現有技術的環區形貌俯視圖；
[0041]圖9是平面VDMOS制造工藝中現有技術的環區形貌側視圖；
[0042]圖10是本發明實施例平面VDMOS環區制造方法的基本流程不意圖；
[0043]圖11是本發明一個優選實施例平面VDMOS環區制造方法的流程示意圖；
[0044]圖12是本發明一個優選實施例平面VDMOS環區制造方法所制造的環區形貌俯視圖；
[0045]圖13是本發明一個優選實施例平面VDMOS環區制造方法所制造的環區形貌側視圖；
[0046]圖14是本發明實施例平面VDMOS環區制造系統的基本結構示意圖。
【具體實施方式】
[0047]為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。
[0048]本發明實施例首先提供一種平面VDMOS環區制造方法，參見圖10，包括:
[0049]步驟1001:完成終端環區的光刻、刻蝕及第一導電類型離子注入。
[0050]步驟1002:完成截止環區的光刻、刻蝕及第二