層1、與第一半導體層I形成第一 pn結14的第二導電類型的第二半導體層2以及與第二半導體層2形成第二 pn結15并且延伸到半導體襯底40的主表面103的第一導電類型的第三半導體層3的晶片40 ;在主表面103上形成堆疊的硬掩模層31a、31b、31c ;在硬掩模層31上形成在大致正交于主表面103的截面中包括掩模部分7的臺面掩模7，掩模部分7由開口間隔開并且限定了半導體襯底40中的臺面區域20 ;使用臺面掩模7蝕刻通過硬掩模層31并且進入晶片40，使得交替的臺面區域20和深溝槽50、50a被形成，深溝槽50、50a從主表面103延伸到第一半導體層I中，每個臺面區域20基本上被覆蓋有硬掩模層31的剩余部分，該剩余部分包括在截面中且在大致平行于主表面103的方向上具有比相應臺面區域20更小的最小延伸的第二部分31b ；以及暴露在由第二部分31a到主表面103上的投影限定的區域中的臺面區域20。
[0093]雖然已經公開了本發明的各種示例性實施例，對于本領域技術人員來說將是顯而易見的是，可以做出將實現本發明的一些優點的各種改變和修改，而不脫離本發明的精神和范圍。執行相同功能的其它部件可以被適當地替換，這對于本領域合理技術人員來說將是明顯的。應當提到的是，參照特定圖說明的特征可以與其它圖的特征組合，即使在其中沒有明確提到這一點的那些情況下。對發明構思的這些修改旨在由所附權利要求涵蓋。
[0094]為了便于描述，諸如“在…之下”、“在…下方”、“低于”、“在…之上”、“上面的”等之類的空間相關術語被用于說明一個元件相對于第二元件的定位。這些術語旨在包括除了圖中描繪的那些之外的器件的不同定向。進一步地，諸如“第一”、“第二”等之類的術語還被用于描述各種元件、區域、區段等，并且同時并不旨在是限制性的。貫穿描述，同樣的術語指的是同樣的元件。
[0095]如本文中使用的，術語“具有”、“含有”、“包含”、“包括”等是開放式術語，其指示所陳述的元件或特征的存在，但是并不排除另外的元件或特征。冠詞“一”、“一個”和“該”旨在包括復數以及單數，除非上下文另外明確說明。
[0096]在記住上述范圍的變化和應用的情況下，應當理解的是，本發明并不受前述描述的限制，也不受附圖的限制。代替地，本發明僅由以下權利要求及其法律等同物限定。
【主權項】
1.一種用于生產豎直半導體器件的方法，所述方法包括: 一提供半導體晶片，所述半導體晶片包括第一導電類型的第一半導體層、與所述第一半導體層形成第一 Pn結的第二導電類型的第二半導體層、以及與所述第二半導體層形成第二 Pn結并且延伸到所述半導體晶片的主表面的所述第一導電類型的第三半導體層； 一在所述主表面上形成硬掩模，所述硬掩模包括通過第一開口彼此間隔開的硬掩模部分； 一使用所述硬掩模從所述主表面向所述第一半導體層中蝕刻深溝槽，使得在所述主表面處由所述硬掩模部分的相應部分覆蓋的半導體臺面被形成在所述深溝槽的毗鄰溝槽之間； 一填充所述深溝槽和所述硬掩模的所述第一開口 ；以及 一蝕刻所述硬掩模以在所述半導體臺面的所述主表面處的所述硬掩模中形成第二開□。
2.根據權利要求1所述的方法，進一步包括在蝕刻所述硬掩模之后從所述主表面向所述半導體臺面中蝕刻淺溝槽，使得所述淺溝槽不會延伸到所述第一 Pn結。
3.根據權利要求1所述的方法，其中形成所述硬掩模，使得每個所述硬掩模部分包括第二部分和第一部分，所述第一部分被布置在所述主表面處并且在所述第二部分與所述第一半導體層之間并且在基本上平行于所述主表面的方向上具有比所述第二部分更大的延伸。
4.根據權利要求3所述的方法，其中所述第一部分包括與所述第二部分不同的材料。
5.根據權利要求1所述的方法，其中形成所述硬掩模，使得所述第一開口中的至少兩個開口在基本上正交于所述主表面的豎直截面中具有所述主表面處的、比在所述主表面處的其它第一開口的第一寬度更大的第三寬度。
6.根據權利要求5所述的方法，進一步包括沿著基本上豎直的線分割所述晶片，每條基本上豎直的線位于在所述豎直截面中具有所述第三寬度的所述第一開口的一個內。
7.根據權利要求1所述的方法，其中形成所述硬掩模包括以下各項中的至少一項: 一在所述主表面上形成硬掩模層； 一在所述主表面處形成第一掩模層； 一在所述第一掩模層上形成對于所述第一掩模層選擇性可蝕刻的第二掩模層；以及 一在所述第二掩模層上形成對于所述第二掩模層選擇性可蝕刻的第三掩模層； 一在所述硬掩模層、所述第二掩模層和所述第三掩模層中的至少一個上形成限定所述半導體襯底中的半導體臺面的臺面掩模，在基本上正交于所述主表面的截面中所述臺面掩模包括限定所述第一開口的開口 ；以及 一蝕刻所述硬掩模層、所述第一掩模層、所述第二掩模層和所述第三掩模層中的至少一個以形成所述硬掩模。
8.根據權利要求7所述的方法，其中填充所述深溝槽和所述硬掩模的所述第一開口包括以下各項中的至少一項: 一至少在所述深溝槽的側壁處形成電介質區域；以及 一在所述電介質區域上形成導電區域； 一沉積對所述第二掩模層選擇性可蝕刻的電介質材料；以及 — CMP處理。
9.根據權利要求8所述的方法，其中所述硬掩模層被形成為ONO堆疊。
10.根據權利要求7所述的方法，其中蝕刻所述硬掩模包括以下各項中的至少一項: 一對于所述電介質材料和所述第一掩模層的所述材料中的至少一個選擇性蝕刻所述第二掩模層；以及 一蝕刻所述第一掩模層以暴露所述半導體臺面。
11.根據權利要求1所述的方法，其中在生產所述豎直半導體器件期間所述硬掩模不被完全移除。
12.根據權利要求1所述的方法，其中提供所述半導體晶片包括以下各項中的至少一項: 一在襯底上形成所述第一導電類型的一個或多個外延層，使得所述一個或多個外延層的上表面形成所述主表面，所述襯底具有比所述一個或多個外延層更高的摻雜濃度； 一從上方將P型摻雜劑和η型摻雜劑中的至少一個注入到所述一個或多個外延層中；以及 一熱退火。
13.一種用于生產豎直半導體器件的方法，所述方法包括: 一提供晶片，所述晶片包括主表面、基本上平行于所述主表面的第一 Pn結以及基本上平行于所述主表面并且被布置在所述第一 Pn結與所述主表面之間的第二 ρη結； 一在所述主表面處形成第一材料的第一硬掩模層； 一在所述第一硬掩模層上形成第二材料的第二硬掩模層； 一在所述第二硬掩模層上形成包括開口的臺面掩模，所述臺面掩模限定所述半導體襯底中的半導體臺面； 一使用所述臺面掩模蝕刻所述第一硬掩模層和所述第二硬掩模層以形成硬掩模，使得在第一區域中暴露所述晶片并且形成硬掩模部分，每個硬掩模部分包括所述第二硬掩模層的剩余部分和所述第一硬掩模層的剩余部分，所述第一硬掩模層的所述剩余部分在基本上平行于所述主表面的方向上具有比所述第二硬掩模層的所述剩余部分更大的延伸； 一使用所述硬掩模從所述第一區域至少向所述第一 Pn結蝕刻深溝槽以形成所述半導體臺面；以及 一從所述主表面的第二區域向所述半導體臺面中蝕刻淺溝槽，所述第二區域基本上對應于所述第二硬掩模層的所述剩余部分到所述主表面上的投影。
14.根據權利要求13所述的方法，進一步包括在蝕刻淺溝槽之前填充所述深溝槽和所述硬掩模的所述第一開口。
15.根據權利要求13所述的方法，進一步包括在蝕刻淺溝槽之前蝕刻所述硬掩模。
16.根據權利要求13所述的方法，其中在基本上正交于所述主表面的方向上所述淺溝槽比所述深溝槽更淺地延伸到所述晶片中。
17.根據權利要求13所述的方法，進一步包括在所述淺溝槽中形成導電區域。
18.一種豎直半導體器件，包括: 一半導體本體，具有后側，并且在外圍區域中且在基本上垂直于所述后側的豎直方向上從所述后側延伸到所述半導體本體的第一表面，所述半導體本體在有源區域中包括在所述豎直方向上從所述第一表面延伸到布置在所述第一表面上方的主表面的多個間隔開的半導體臺面，在豎直截面中所述外圍區域延伸在所述有源區域與邊緣之間，所述邊緣延伸在所述后側與所述第一表面之間，在所述豎直截面中每個所述半導體臺面包括第一側壁、第二側壁、延伸在所述第一側壁與所述第二側壁之間的第一 ρη結以及與所述半導體臺面歐姆接觸并且從所述主表面延伸到所述半導體臺面中的導電區域； 一與所述半導體本體絕緣的多個柵極電極，每個所述柵極電極被布置在成對毗鄰的半導體臺面之間并且在所述豎直方向上跨所述毗鄰的半導體臺面的所述第一 ρη結延伸；以及 一被布置在所述后側上的后側金屬化結構。
19.根據權利要求18所述的豎直半導體器件，其中在從上方觀察時所述導電區域相對于所述半導體臺面基本上被置于中心。
20.根據權利要求18所述的豎直半導體器件，進一步包括與最外面的半導體臺面絕緣且毗鄰并且延伸到所述外圍區域中的柵極電極。
【專利摘要】生產豎直半導體器件，包括：提供半導體晶片，其包括第一導電類型的第一半導體層、與第一半導體層形成第一pn結的第二導電類型的第二半導體層以及與第二半導體層形成第二pn結并且延伸到晶片的主表面的第一導電類型的第三半導體層；在主表面上形成硬掩模，該硬掩模包括通過第一開口彼此間隔開的硬掩模部分；使用硬掩模蝕刻從主表面到第一層中的深溝槽，使得在主表面處由相應硬掩模部分覆蓋的臺面區域被形成在毗鄰溝槽之間；填充溝槽和硬掩模的第一開口；以及蝕刻硬掩模以在臺面的主表面處的硬掩模中形成第二開口。
【IPC分類】H01L21-336, H01L29-78, H01L29-06
【公開號】CN104599971
【申請號】CN201410588799
【發明人】P·布蘭德爾, M·H·佩里
【申請人】英飛凌科技股份有限公司
【公開日】2015年5月6日
【申請日】2014年10月28日
【公告號】DE102014114897A1, US20150115356