高密度低壓溝槽功率MOS器件及其制造方法與流程

本發明涉及一種高密度低壓溝槽功率MOS器件及其制造方法，屬于半導體技術領域。

背景技術：

現有溝槽功率MOSFET器件，對于電壓在正（負）8V-100V之間的產品，因為應用端主要是追求低的特征導通電阻，故希望在設計上能盡可能的提高元胞的密度來實現。如圖1所示，為傳統的低壓溝槽功率MOS器件的結構示意圖，包括N+襯底1’、N-外延層2’、溝槽3’、柵極氧化層7’、導電多晶硅8’、P-阱區9’、N+源極10’、介質層12’、接觸孔15’、源極金屬17’、柵極金屬18’、終端截止環金屬19’和背面金屬層20’。

傳統的低壓溝槽功率MOS器件，制作方法包括如下步驟：

（a）、在半導體N+襯底1’上生長N-外延層2’；

（b）、N-外延層2’上淀積硬掩膜層，用光罩版進行掩蔽并刻蝕硬掩膜層，形成溝槽刻蝕用的硬掩膜窗口；

（c）、利用上述硬掩膜層作為掩蔽層，通過硬掩膜窗口來實現溝槽的自對準刻蝕，溝槽3’深度在0.5μm-2μm；

（d）、在溝槽3’內生長一層薄的犧牲氧化層，厚度在100A-2000A，然后用濕法藥液全部剝離；

（e）、在溝槽3’內生長一層薄的柵極氧化層7’，厚度在100A-2000A；

（f）、在溝槽3’內已生長的柵極氧化層7’上淀積一層導電多晶硅8’，厚度在2000A-20000A；

（g）、進行導電多晶硅8’的普遍刻蝕，導電多晶硅8’的頂部和硅表面處于類似同一高度，相差±0.1μm以內；

（h）、進行P-阱區9’的注入和推阱，形成P-阱區9’，P-阱區9’的結深度在0.4μm-1.8μm；

（i）、利用N+源極光罩版的掩蔽，進行N+源極10’的選擇性注入，并退火，形成N+源極10’；

（j）、介質層12’淀積；

（k）、利用接觸孔光罩版的掩蔽，進行接觸孔15’刻蝕，先刻蝕掉二氧化硅層，然后刻蝕掉硅；

（l）、正面金屬層淀積；

（m）、利用金屬層光罩版的掩蔽，進行正面金屬層的選擇性刻蝕，形成源極金屬17’、柵極金屬18’和終端截止環金屬19’；

（n）、對整個器件背面的半導體N+襯底1’進行磨片減薄，減薄后淀積背面金屬層20’。

這種制作方法在現階段，普遍受限于8寸晶圓廠光刻機臺極限能力的限制，基本上都是采用的>或=0.9μm寬度最小單元元胞結構。最小單元元胞寬度等于溝槽的寬度，加上孔的寬度，加上2倍的溝槽和孔之間的間距。從這個公式看，溝槽和孔之間的間距是決定最小單元元胞寬度最為重要的一個參數，且該寬度也恰好就是8寸晶圓廠光刻機臺能力受限制的。現有8寸晶圓廠光刻機臺在孔層次光刻的時候，一般都會存在一個±0.15μm范圍內的光刻套準偏差。這就決定了，溝槽和孔之見的這個間距必須大于0.15μm，一般器件設計時會取值0.2μm。這樣就會導致最小單元元胞結構寬度是必須>或=0.9μm（0.25+0.25+0.2×2）。如果想要改變這種限制，需要購買更高精度的極其昂貴的光刻機臺，這樣勢必會大幅增加8寸晶圓廠的設備成本，成本也相應大幅提升。

技術實現要素：

本部分的目的在于概述本發明的實施例的一些方面以及簡要介紹一些較佳實施例。在本部分以及本申請的說明書摘要和發明名稱中可能會做些簡化或省略以避免使本部分、說明書摘要和發明名稱的目的模糊，而這種簡化或省略不能用于限制本發明的范圍。

鑒于上述和/或現有半導體封裝中存在的元胞區最小單元元胞寬度受限于8寸晶圓廠光刻機臺的問題，提出了本發明。

本發明的目的是克服現有技術中存在的不足，提供一種高密度低壓溝槽功率MOS器件及其制造方法，可以極大的降低元胞區最小單元元胞寬度，從而極大的提高了元胞密度（集成度），降低了特征導通電阻。

按照本發明提供的技術方案，一種高密度低壓溝槽功率MOS器件，包括位于半導體基板上的元胞區、柵電極引出區和終端保護區，元胞區位于半導體基板的中心區，柵電極引出區環繞元胞區外圍，終端保護區環繞包圍柵電極引出區；特征是：在所述溝槽功率MOS器件的截面上，半導體基板由N+襯底和設置于N+襯底上表面的N-外延層組成，N-外延層的上部設有P-阱區，N+襯底的下表面設有背面金屬層；

所述溝槽功率MOS器件的元胞區內包含有若干并聯設置的元胞，元胞采用溝槽結構；所述溝槽功率MOS器件的柵電極引出區內包含有作為柵電極引出的溝槽結構；所述溝槽功率MOS器件的終端保護區包括終端耐壓區和終端截止區，在所述終端耐壓區和終端截止區內均包含有若干耐壓作用的溝槽結構；

所述溝槽結構包括位于P-阱區的溝槽，溝槽的下端延伸至N-外延層的上部，在溝槽的內壁表面生長柵極氧化層，在溝槽內腔淀積導電多晶硅，導電多晶硅的頂部低于N-外延層的上表面；

在所述元胞區，溝槽的槽口生長柵極氧化層、熱氧化層和絕緣介質層；在所述元胞之間設有源極接觸孔，源極接觸孔內以及溝槽結構的上方設置有源極金屬；所述絕緣介質層隔離源極金屬和溝槽中的導電多晶硅；

在所述柵電極引出區，溝槽的槽口以及溝槽結構之間的硅表面生長柵極氧化層和熱氧化層，在熱氧化層上淀積絕緣介質層；在所述溝槽內的導電多晶硅上部開有柵極接觸孔，柵極接觸孔內以及溝槽結構上方的絕緣介質層上表面設置有柵極金屬；

在所述終端保護區，溝槽的槽口以及溝槽結構之間的硅表面生長柵極氧化層和熱氧化層，在熱氧化層上淀積絕緣介質層；在所述終端截止區的溝槽內導電多晶硅的上部設置有第一終端接觸孔，在所述溝槽的上部外側設置有N+源極區，在N+源極區內設置有第二終端接觸孔，N+源極區的第二終端接觸孔向下延伸至P-阱區的上部；在所述第一終端接觸孔、第二終端接觸孔內、N+源極區上方和溝槽結構上方的絕緣介質層上表面設置終端截止環金屬，且N+源極區上方的終端截止環金屬和溝槽結構上方的終端截止環金屬連接在一起。

進一步的，在所述源極接觸孔與溝槽之間設置N+源極區，N+源極區位于P-阱區的上部。

所述高密度低壓溝槽功率MOS器件的制造方法，其特征是，包括以下步驟：

（1）、在N+襯底上生長N-外延層；

（2）、在N-外延層制作溝槽；

（3）、在溝槽內生長一層犧牲氧化層，然后全部剝離；

（4）、在溝槽內生長一層柵極氧化層；

（5）、在溝槽內已生長的柵極氧化層上淀積導電多晶硅；

（6）、進行導電多晶硅的普遍刻蝕，使導電多晶硅的頂部和硅表面處于同一高度；

（7）、在N-外延層的上部進行P-阱區的注入和推阱，形成P-阱區；

（8）、再次進行導電多晶硅的普遍刻蝕，將導電多晶硅的頂部刻蝕至硅表面以下區域；

（9）、利用光罩版的掩蔽，在P-阱區的上部進行N+源極區的選擇性注入，并退火，形成N+源極區；

（10）、在溝槽的槽口和溝槽之間的表面形成熱氧化層；

（11）、在熱氧化層和溝槽表面淀積絕緣介質層；

（12）、利用接觸孔光罩版的掩蔽，刻蝕掉二氧化硅，得到第一接觸孔；所述第一接觸孔的位置對應于元胞區的源極接觸孔的位置以及終端截止區的N+源極區的位置，第一接觸孔由絕緣介質層的上表面延伸至N-外延層的上表面；

（13）、利用接觸孔光罩版的掩蔽，在柵極引出區和終端保護區刻蝕掉二氧化硅，得到第二接觸孔；所述第二接觸孔的位置分別對應于柵極接觸孔和第一終端接觸孔，第二接觸孔由絕緣介質層的上表面延伸至溝槽中導電多晶硅的上表面；

（14）、利用第一接觸孔和第二接觸孔以外區域剩余的二氧化硅層作為掩蔽層，進行硅的刻蝕，得到源極接觸孔、柵極接觸孔、第一終端接觸孔和第二終端接觸孔；

（15）、在半導體基板表面淀積正面金屬層；

（16）、利用金屬層光罩版的掩蔽，進行正面金屬層的選擇性刻蝕，形成源極金屬、柵極金屬和終端截止環金屬；

（17）、對整個N+襯底的背面進行磨片減薄，減薄后淀積背面金屬層。

進一步的，所述步驟（2）中制作溝槽的過程具體為：在N-外延層上淀積硬掩膜層，用光罩版進行掩蔽并刻蝕硬掩膜層，形成溝槽刻蝕用的硬掩膜窗口；利用上述硬掩膜層作為掩蔽層，通過硬掩膜窗口進行自對準刻蝕得到溝槽。

進一步的，所述N-外延層厚度為2μm-20μm；所述溝槽的深度為0.5μm-2μm；所述犧牲氧化層的厚度為100A-2000A；所述柵極氧化層的厚度為100A-2000A。

進一步的，所述導電多晶硅的厚度為2000A-20000A。

進一步的，所述P-阱區的結深度為0.4μm-1.8μm。

進一步的，所述熱氧化層的厚度為500A-5000A。

進一步的，所述步驟（6）中，導電多晶硅的頂部和硅表面高度相差±0.1μm。

進一步的，所述步驟（8）中，導電多晶硅經再次刻蝕后，導電多晶硅的頂部距離硅表面的距離為0.2μm-1μm。

本發明通過在溝槽上部進行熱氧化（厚度在500A-5000A），形成了溝槽的碗口結構，并配合選用高選擇比（二氧化硅：硅）的干法普遍刻蝕方法，在不刻蝕二氧化硅的前提下只刻蝕硅，從而實現了溝槽功率MOS器件元胞區域接觸孔的刻蝕，也稱為接觸孔的自對準刻蝕。同時，本發明也實現了在其終端保護區引出孔的刻蝕，并未因此增加明顯的工藝步驟。業內眾所周知，對于自對準刻蝕，光刻的套準偏差可以認為就是0。這樣，在現在8寸晶圓廠光刻機臺作業的情況下，可以極大的降低元胞區最小單元元胞寬度，可以從0.9μm降低到0.5μm，從而極大的提高了元胞密度（集成度），降低了整個將的特征導通電阻。

附圖說明

為了更清楚地說明本發明實施例的技術方案，下面將對實施例描述中所需要使用的附圖作簡單的介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其它的附圖。其中：

圖1為傳統低壓溝槽功率MOS器件的示意圖。

圖2為本發明所述高密度低壓溝槽功率MOS器件的示意圖。

圖3為本發明所述低壓溝槽功率MOS器件未顯示源極金屬的示意圖。

圖4為圖3的A-A’剖視圖。

圖5～圖22為本發明所述高密度低壓溝槽功率MOS器件的制作過程示意圖。其中：

圖5為在N+襯底上制作N-外延層的示意圖。

圖6為得到溝槽刻蝕用的硬掩膜窗口的示意圖。

圖7為自對準刻蝕得到溝槽的示意圖。

圖8為在溝槽內生長得到犧牲氧化層的示意圖。

圖9為在溝槽內生長得到柵極氧化層的示意圖。

圖10為在溝槽內淀積得到導電多晶硅的示意圖。

圖11為對導電多晶硅進行普遍刻蝕的示意圖。

圖12為得到P-阱區的示意圖。

圖13為將導電多晶硅頂部刻蝕至硅表面以下區域的示意圖。

圖14為得到N+源極區的示意圖。

圖15為得到熱氧化層的示意圖。

圖16為得到絕緣介質層的示意圖。

圖17為刻蝕二氧化硅得到第一接觸孔的示意圖。

圖18為刻蝕二氧化硅得到第二接觸孔的示意圖。

圖19為刻蝕硅得到源極接觸孔、柵極接觸孔、第一終端接觸孔和第二終端接觸孔的示意圖。

圖20為淀積得到正面金屬層的示意圖。

圖21為得到源極金屬、柵極金屬和終端截止環金屬的示意圖。

圖22為得到背面金屬層的示意圖。

圖中標號：N+襯底1、N-外延層2、硬掩膜層3、硬掩膜窗口4、溝槽5、犧牲氧化層6、柵極氧化層7、導電多晶硅8、P-阱區9、N+源極區10、熱氧化層11、絕緣介質層12、第一接觸孔13、第二接觸孔14、源極接觸孔15-1、柵極接觸孔15-2、第一終端接觸孔15-3、第二終端接觸孔15-4、正面金屬層16、源極金屬17、柵極金屬18、終端截止環金屬19、背面金屬層20、元胞區A、柵電極引出區B、終端保護區C、終端耐壓區D、終端截止區E。

具體實施方式

為了使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合具體附圖對本發明的具體實施方式作進一步的說明。

在下面的描述中闡述了很多具體細節以便于充分理解本發明，但是本發明還可以采用其他不同于在此描述的其它方式來實施例，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣，因此本發明不受下面公開的具體實施例的限制。

其次，本發明結合示意圖進行詳細描述，在詳述本發明實施例時，為便于說明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應限制本發明保護的范圍。此外，在實施制作中應包含長度、寬度及深度的三維空間尺寸。

如圖2、圖3所示，本發明所述高密度低壓溝槽功率MOS器件的俯視面上，包括位于半導體基板上的元胞區A、柵電極引出區B和終端保護區C，元胞區A位于半導體基板的中心區，柵電極引出區B環繞元胞區A外圍，終端保護區C環繞包圍柵電極引出區B。

如圖4所示，在所述溝槽功率MOS器件的截面上，包括N+襯底1和設置于N+襯底1上表面的N-外延層2，N-外延層2的上部設有P-阱區9；

所述溝槽功率MOS器件的元胞區A內包含有若干并聯設置的元胞，元胞采用溝槽結構，所述溝槽結構包括位于P-阱區9的溝槽5，溝槽5的下端延伸至N-外延層2的上部，在溝槽5的內壁表面生長柵極氧化層7，在溝槽5內腔淀積導電多晶硅8，導電多晶硅8的頂部低于N-外延層2的上表面；在所述溝槽5的槽口生長柵極氧化層7、熱氧化層11和絕緣介質層12，熱氧化層11的厚度為500A～5000A；在所述元胞之間設有源極接觸孔15-1，源極接觸孔15-1內以及溝槽結構的上方設置有源極金屬17；所述絕緣介質層12隔離源極金屬17和溝槽5中的導電多晶硅8；在所述源極接觸孔15-1與溝槽3之間設置N+源極區10，N+源極區10位于P-阱區5的上部；

所述溝槽功率MOS器件的柵電極引出區B內包含有作為柵電極引出的溝槽結構，所述溝槽結構包括位于P-阱區9的溝槽5，溝槽5的下端延伸至N-外延層2的上部，在溝槽5的內壁表面生長柵極氧化層7，在溝槽5內腔淀積導電多晶硅8，導電多晶硅8的頂部低于N-外延層2的上表面；在所述溝槽5的槽口以及溝槽結構之間的硅表面生長柵極氧化層7和熱氧化層11，在熱氧化層11上淀積絕緣介質層；在所述溝槽5內的導電多晶硅8上部開有柵極接觸孔15-2，柵極接觸孔15-2內以及溝槽結構上方的絕緣介質層12上表面設置有柵極金屬18；

所述溝槽功率MOS器件的終端保護區C包括終端耐壓區D和終端截止區E；

在所述終端耐壓區D內包含有若干耐壓作用的溝槽結構，所述溝槽結構包括P-阱區9的溝槽5，溝槽5的下端延伸至N-外延層2的上部，在溝槽5的內壁表面生長柵極氧化層7，在溝槽5內腔淀積導電多晶硅8，導電多晶硅8的頂部低于N-外延層2的上表面；在所述溝槽5的槽口以及溝槽結構之間的硅表面生長柵極氧化層7和熱氧化層11，在熱氧化層11上淀積絕緣介質層；

所述終端截止區E的結構類同于柵電極引出區B，包含有若干具有截止作用的溝槽結構，所述溝槽結構包括P-阱區9的溝槽5，溝槽5的下端延伸至N-外延層2的上部，在溝槽5的內壁表面生長柵極氧化層7，在溝槽5內腔淀積導電多晶硅8，導電多晶硅8的頂部低于N-外延層2的上表面；在所述溝槽5的槽口以及溝槽結構之間的硅表面生長柵極氧化層7和熱氧化層11，在熱氧化層11上淀積絕緣介質層；

在所述溝槽5內導電多晶硅8的上部設置有第一終端接觸孔15-3，在所述溝槽5的上部外側設置有N+源極區10，在N+源極區10內設置有第二終端接觸孔15-4，N+源極區10的第二終端接觸孔15-4向下延伸至P-阱區9的上部；在所述第一終端接觸孔15-3、第二終端接觸孔15-4內、N+源極區10上方和溝槽結構上方的絕緣介質層12上表面設置終端截止環金屬19，且N+源極區10上方的終端截止環金屬19和溝槽結構上方的終端截止環金屬19連接在一起。

本發明所述高密度低壓溝槽功率MOS器件的制造方法，包括以下步驟：

（a）、如圖5所示，在N+襯底1片上生長N-外延層2，N-外延層2厚度為2μm-20μm；

（b）、如圖6所示，在N-外延層2上淀積硬掩膜層3，用光罩版進行掩蔽并刻蝕硬掩膜層3，形成溝槽刻蝕用的硬掩膜窗口4；

（c）、如圖7所示，利用上述硬掩膜層3作為掩蔽層，通過硬掩膜窗口4來實現溝槽5的自對準刻蝕，溝槽5深度為0.5μm-2μm；

（d）、如圖8所示，在溝槽5內生長一層犧牲氧化層6，厚度為100A-2000A，然后用濕法藥液全部剝離；

（e）、如圖9所示，在溝槽5內生長一層薄的柵極氧化層7，厚度為100A-2000A；

（f）、如圖10所示，在溝槽5內已生長的柵極氧化層7上淀積一層導電多晶硅8，厚度為2000A-20000A；

（g）、如圖11所示，進行導電多晶硅8的普遍刻蝕，使導電多晶硅8的頂部和硅表面處于類似同一高度，相差±0.1μm以內；

（h）、如圖12所示，進行P-阱區9的注入和推阱，形成P-阱區9，P-阱區9的結深度為0.4μm-1.8μm；

（i）、如圖13所示，再次進行導電多晶硅8的普遍刻蝕，將導電多晶硅8的頂部刻蝕至硅表面以下區域，距離硅表面0.2μm-1μm之間；

（j）、如圖14所示， 利用N+源極光罩版的掩蔽，進行N+源極區10的選擇性注入，并退火，形成N+源極區10；

（k）、如圖15所示，進行熱氧化層，形成熱氧化層11，厚度為500A-5000A；

（l）、如圖16所示，淀積絕緣介質層12；

（m）、如圖17所示，利用接觸孔光罩版的掩蔽，刻蝕掉二氧化硅，得到第一接觸孔13；所述第一接觸孔13的位置對應于元胞區A的源極接觸孔15-1的位置以及終端截止區E的N+源極區10的位置，第一接觸孔13由絕緣介質層12的上表面延伸至N-外延層2的上表面；

（n）、如圖18所示，利用接觸孔光罩版的掩蔽，在柵極引出區B和終端保護區C刻蝕掉二氧化硅，得到第二接觸孔14；所述第二接觸孔14的位置分別對應于柵極接觸孔15-2和第一終端接觸孔15-3，第二接觸孔14由絕緣介質層12的上表面延伸至溝槽5中導電多晶硅8的上表面；

（o）、如圖19所示，利用第一接觸孔13和第二接觸孔14以外區域剩余的二氧化硅層作為掩蔽層，進行硅的刻蝕，得到源極接觸孔15-1、柵極接觸孔15-2、第一終端接觸孔15-3和第二終端接觸孔15-4；

（p）、如圖20所示，淀積正面金屬層16；

（q）、如圖21所示，利用金屬層光罩版的掩蔽，進行正面金屬層16的選擇性刻蝕，形成源極金屬17、柵極金屬18和終端截止環金屬19；

（r）、如圖22所示，對整個N+襯底1的背面進行磨片減薄，減薄后淀積背面金屬層20。

本發明通過在溝槽上部進行熱氧化（厚度在500A-5000A），形成了溝槽的碗口結構，并配合選用高選擇比（二氧化硅：硅）的干法普遍刻蝕方法，在不刻蝕二氧化硅的前提下只刻蝕硅，從而實現了溝槽功率MOS器件元胞區域接觸孔的刻蝕，也稱為接觸孔的自對準刻蝕。同時，本發明也實現了在其終端保護區引出孔的刻蝕，并未因此增加明顯的工藝步驟。業內眾所周知，對于自對準刻蝕，光刻的套準偏差可以認為就是0。這樣，在現在8寸晶圓廠光刻機臺作業的情況下，可以極大的降低元胞區最小單元元胞寬度，可以從0.9μm降低到0.5μm，從而極大的提高了元胞密度（集成度），降低了整個將的特征導通電阻。

應說明的是，以上實施例僅用以說明本發明的技術方案而非限制，盡管參照較佳實施例對本發明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發明的技術方案進行修改或者等同替換，而不脫離本發明技術方案的精神和范圍，其均應涵蓋在本發明的權利要求范圍當中。