用于制造一半導體結構的方法與流程

本發明實施例是有關一種半導體結構的制造方法。

背景技術：

半導體集成電路(integrated circuit,IC)已經歷迅速增長。在發展過程中，半導體裝置的功能密度增大，同時裝置特征尺寸或幾何形狀減小。微縮制程(scaling down process)一般通過提高生產效率、降低成本，及/或改良裝置效能而提供益處。然而，此種微縮制程亦增大集成電路制造制程的復雜性。

在深次微米(deep sub-micron)集成電路技術中，非揮發性記憶體裝置因多種優勢而變為熱門的儲存單元。特定而言，當關閉電源時，保存在非揮發性記憶體裝置中的數據不會遺失。非揮發性記憶體裝置的一個特定例子包含浮動柵極以保留與所保存的數據關連的電荷。然而，隨著技術演變，半導體制程節點已針對高密度非揮發性記憶體裝置而按比例縮小。在非揮發性記憶體裝置的制程中，時時需要進一步改進以滿足微縮制程中的效能要求。

技術實現要素：

根據本發明的多個實施方式，是提供一種用于制造一半導體結構的方法，制造方法包含：形成一柵極結構于一基板上；形成一襯里層以覆蓋柵極結構及基板；形成一間隔物層于襯里層上；連續提供一蝕刻氣體以移除間隔物層的一部分，及蝕刻氣體具有一第一壓力；以及將基板維持在一第二壓力下，第二壓力大于第一壓力。

根據本發明的多個實施方式，是提供一種用于制造一半導體結構的方法，方法包含：形成兩個柵極結構于一基板上；形成一間隔物層以覆蓋兩個柵極結構，及一間隙位于兩個柵極結構之間；根據間隙的一深寬比而移除間隔物層的一部分，以分別在兩個柵極結構的側壁上形成錐形間隔物，及基板與錐形間隔物的一側表面之間的一夾角相對于間隙的深寬比增大而減少；及形成一層間介電層以完全充填間隙。

根據本發明的多個實施方式，是提供一種用于制造一半導體結構的方法，方法包含：將一基板置于一真空腔室中，基板上具有一柵極結構及覆蓋柵極結構的一間隔物層；將一蝕刻氣體供應至真空腔室內；將蝕刻氣體控制在一第一壓力下；及使用一排氣裝置以將真空腔室維持在大于第一壓力的一第二壓力下，及通過蝕刻氣體移除間隔物層的一部分以形成一錐形間隔物。

附圖說明

本發明的實施方式最佳在閱讀附圖時根據下文的詳細說明來進行理解。應注意，依據工業中的標準實務，多個特征并未按比例繪制。實際上，多個特征的比例可任意增大或縮小，以便使論述更加明確。

圖1繪示依據多個實施例的制造半導體結構的方法的流程圖；

圖2A至圖2E是依據多個實施例的半導體結構處于中間制造階段的剖面示意圖；

圖3繪示依據多個實施例的干式蝕刻設備的剖面示意圖；

圖4A至圖4D是依據多個實施例的半導體結構處于中間制造階段的剖面示意圖。

具體實施方式

以下揭示內容提供眾多不同的實施例或例子以用于實施本案提供的標的物的不同特征。下文中描述組件及排列的特定實例以簡化本發明。此等組件及排列當然僅為舉例及沒有意圖進行限制。例如，在下文的描述中，第一特征在第二特征上方或之上的形成可包括其中第一特征與第二特征以直接接觸方式形成的實施例，及亦可包括其中在第一特征與第二特征之間形成額外特征以使得第一特征與第二特征無法直接接觸的實施例。此外，本發明在多個例子中可重復元件符號及/或字母。此重復用于實現簡化與明晰的目的，及其自身并不規定所論述的多個實施例及/或配置之間的關系。

此外，本案中可使用諸如“下方(beneath)”、“以下(below)”、“下部(lower)”、“上方(above)”、“上部(upper)”等等的空間相對術語在以便于描述，以描述一個元件或特征與另一或更多個元件或特征的關系，如附圖中所圖示。空間相對術語意欲包含在使用或操作中的裝置除附圖中繪示的定向以外的不同定向。或者，設備可經轉向(旋轉90度或其他方向)，及本案中使用的空間相對描述詞同樣可相應地進行解釋。

一般而言，柵極結構形成于基板上，及垂直間隔物分別形成于柵極結構的側壁上。兩個鄰接垂直間隔物之間的間隙充填介電材料以隔絕這些柵極結構。然而，隨著對于縮小特征尺寸的需求在較大程度上推進集成電路，這些柵極結構之間的距離亦減小。此外，柵極結構高度亦對應于集成電路的需求而增大。因此，間隙深寬比大幅增加，此間隙不易于完全充填，及不可避免地保留空隙，及導致半導體結構中的泄漏。因而，必需改良半導體結構及其制造方法以解決上述問題。

圖1繪示依據多個實施例的制造半導體結構的方法的流程圖100。流程圖100包括以下步驟。在步驟110中，柵極結構形成于基板上。在步驟120中，形成襯里層以覆蓋柵極結構及基板。在步驟130中，間隔物層形成于襯里層上。在步驟140中，連續提供蝕刻氣體以移除間隔物層的一部分，及此蝕刻氣體具有第一壓力。在步驟150中，基板維持在大于第一壓力的第二壓力。

請同時參照圖2A至圖2E。圖2A至圖2E是依據多個實施例的半導體結構處于中間制造階段的剖面示意圖。圖2A繪示步驟110，在此步驟中，柵極結構220形成于基板210上。柵極結構220可通過使用適合制程而形成，此等制程包括光微影術及蝕刻制程。首先，形成柵極材料以覆蓋基板，及形成光阻劑層(未繪于附圖)以覆蓋柵極材料。然后，光阻劑層經曝光以形成圖案，及執行后曝光烘烤制程及顯影制程以形成遮罩元件。上述提及的遮罩元件用以在執行蝕刻制程的同時保護柵極材料部分，從而在表面210上留下柵極結構220。

在一些實施例中，基板210是塊狀硅基板。在一些實施例中，基板210包括元素半導體，此元素半導體包括晶體、多晶體及/或非晶態結構的硅或鍺。在一些其他實施例中，基板210包括化合物半導體，此化合物半導體包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦，及/或銻化銦。在一些替代性實施例中，基板210包括合金半導體，此合金半導體包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；任何其他適合材料；及/或上述各者的組合。

在形成柵極結構220之后，執行離子布植制程以在基板210中形成摻雜區域。摻雜區域分別在柵極結構220的相對側上包括源極210S及漏極210D，此源極210S與漏極210D相對于柵極結構220側壁而對齊。在一些實施例中，離子布植制程是通過使用N型摻雜劑或P型摻雜劑的垂直離子布植制程，摻雜劑劑量范圍為自約5X10¹²離子/cm²至約1X10¹⁴離子/cm²，及能階范圍為自約0.5keV至約10keV。

在一些實施例中，柵極結構220是記憶體柵極結構，此記憶體柵極結構包括柵極絕緣層221、浮動柵極222、柵極間介電層223及控制柵極224。柵極絕緣層221在基板210上，及浮動柵極222在柵極絕緣層221上。柵極間介電層223在浮動柵極222上，及控制柵極224在柵極間介電層223上。具體而言，諸如電子的電荷以各種數量儲存在浮動柵極222中。電荷有利地以非揮發性方式儲存，以在不存在電源的情況下使得儲存的電荷繼續存在。儲存在浮動柵極222中的電荷量表示一數值，如二元值，及經由程序(亦即寫入)、讀取及抹除操作而改變。此等操作經由控制柵極224的選擇性偏壓而執行。例如，控制柵極224利用高電壓而偏壓，此舉改良載子的Fowler-Nordheim穿隧(Fowler-Nordheim tunneling)，自源極210S與漏極210D之間的溝道區域前往控制柵極224。隨著載子穿隧前往控制柵極224，載子在浮動柵極222中被截獲以表示一數值(如1或0)。

在一些實施例中，柵極絕緣層221是高介電常數層，此層包括諸如二氧化鉿(HfO₂)、二氧化鋯(ZrO₂)、氧化硅鉭(TaSiO_x)、熱氧化物、氮化物，或類似物，或上述各者的組合。在一些實施例中，浮動柵極222及控制柵極224由多晶硅形成，但不僅限于此，及柵極間介電層223是例如ONO(氧化物-氮化物-氧化物)介電質。

請繼續參照圖2B及步驟120，形成襯里層230以覆蓋柵極結構220及基板210。襯里層230可通過等形沉積適當的材料層而形成，以便覆蓋基板210的頂表面，及柵極結構220的側壁及頂表面。在一些實施例中，襯里層230由絕緣材料形成，如氧化硅、氮化硅、氮氧化硅、ONO介電質，或上述各者的組合。在一些實施例中，襯里層230通過使用化學氣相沉積(chemical vapor deposition,CVD)、物理氣相沉積(physical vapor deposition,PVD)、原子層沉積(atomic layer deposition,ALD)或其他適合的沉積制程而形成。

請繼續參照圖2C及步驟130，形成間隔物層240以覆蓋襯里層230。間隔物層240通過等形沉積適當的材料以覆蓋襯里層230而形成，及間隔物層240的厚度T1大于襯里層230的厚度。在一些實施例中，間隔物層240由絕緣材料形成，如氧化硅、氮化硅、氮氧化硅，或上述各者的組合。在一些實施例中，間隔物層240通過使用化學氣相沉積(chemical vapor deposition,CVD)、物理氣相沉積(physical vapor deposition,PVD)、原子層沉積(atomic layer deposition,ALD)或其他適合的沉積制程而形成。

請繼續參照圖2D，此圖繪示步驟140及150。在圖2D中，連續提供具有第一壓力P1的蝕刻氣體250以在將基板維持在第二壓力P2下的同時移除間隔物層240的一部分，此第二壓力P2大于第一壓力P1。請同時參照圖3，此圖繪示本發明的多個實施例中的干式蝕刻設備300的剖面示意圖。干式蝕刻設備300包括經配置以緊固基板210的真空腔室310。在一些實施例中，真空腔室310中的載臺312經配置以緊固基板210。供氣裝置320在真空腔室310上方及經配置以供應蝕刻氣體250至真空腔室310內，及排氣裝置330在真空腔室310下方及經配置以從真空腔室310中排出蝕刻氣體250及蝕刻氣體250的副產物，以便控制真空腔室310的壓力。

首先，在基板210上方具有柵極結構220、襯里層230及間隔物層240并被置于真空腔室310中，及通過連續提供蝕刻氣體250至真空腔室310內以移除間隔物層240的部分，來執行干式蝕刻制程。此外，干式蝕刻設備300的控制裝置340經配置以控制在第一壓力P1下進入真空腔室310的蝕刻氣體250。同時，啟動排氣裝置330以將真空腔室310維持在第二壓力P2下，此第二壓力P2大于蝕刻氣體250的第一壓力P1。具體而言，蝕刻氣體250及副產物的排出速率小于提供蝕刻氣體250的速率，因此蝕刻氣體250積聚在真空腔室310中以形成大于第一壓力P1的第二壓力P2。以不同方式描述，排氣裝置330在真空腔室310下方以產生將真空腔室310中的蝕刻氣體250向下拉動的力，力相對于排氣速率下降而減小。隨著力減少，蝕刻氣體250慢慢向下流動及保持在真空腔室310中。在一些實施例中，排氣裝置330是渦輪幫浦。

干式蝕刻設備300進一步在真空腔室310側壁處包括天線350，及電漿產生裝置360連接至天線350以用于利用蝕刻氣體250產生電漿，電漿產生裝置360是高頻電源。用于電漿產生的高頻電源的頻率自13.56MHz至60MHz。此外，用于電漿產生的電漿產生裝置360亦可以脈沖方法驅動。此外，干式蝕刻設備300進一步包括連接至載臺312的4MHz射頻偏壓電源370，此射頻偏壓電源的目的是從電漿中將離子吸入基板210以控制離子能。

在一些實施例中，第一壓力P1介于自100mtorr至150mtorr的范圍中，及第二壓力P2介于自200mtorr至300mtorr的范圍中。在一些實施例中，蝕刻氣體250選自由以下各者組成的群組：C₄F₂、C₄F₈、C₅F₆、C₅F₈、CF₄、CF₃、CHF₃、CH₂F₂、SF₆、NF₃、F₂及上述各者的組合。

請返回參照圖2D，利用蝕刻氣體250產生的電漿將蝕刻間隔物層240。如前所提及，真空腔室310中的基板210維持在大于蝕刻氣體250的第一壓力P1的第二壓力P2下，以便減小向下拉動蝕刻氣體250的力。因而，蝕刻氣體250慢慢向下流動，及幾乎積聚在間隔物層240頂部，及蝕刻氣體250的量自間隔物層240頂部向底部逐漸減少。大量蝕刻氣體250將導致間隔物層240的橫向蝕刻，因為蝕刻氣體250幾乎積聚在間隔物層240頂部，而間隔物層240頂部的橫向蝕刻速率高于間隔物層240底部附近的橫向蝕刻速率。

利用間隔物層240不同部分的不同橫向蝕刻速率，通過蝕刻氣體250移除間隔物層240的一部分以形成鄰近于襯里層230的錐形間隔物242，此錐形間隔物242包括頂部厚度TT及底部厚度TB，及頂部厚度TT小于底部厚度TB。此外，錐形間隔物242具有自頂部厚度TT延伸至底部厚度TB的側表面242S，及錐形間隔物242的基板210與側表面242S之間的夾角θ介于約40度至約75度的范圍中。具體而言，間隔物層240頂部經橫向蝕刻以將厚度從T減少至TT，但間隔物層240底部僅經橫向蝕刻，因此錐形間隔物242具有大體上與間隔物層240厚度T相同的底部厚度TB。因此，源極210S與漏極210D之間的通道長度可維持在所需值。

在一些實施例中，頂部厚度TT介于約0nm至約37nm的范圍中，以確保柵極結構220與其他裝置絕緣。在一些實施例中，底部厚度TB介于約38nm至約68nm的范圍中以避免短通道效應及熱電子效應。

請繼續參照圖2E，形成層間介電層260以覆蓋錐形間隔物242。層間介電層260通過沉積介電材料以覆蓋錐形間隔物242而形成，以便隔絕柵極結構220與相鄰的半導體裝置或金屬線以避免短路。在一些實施例中，層間介電層260由無摻雜氧化物(un-doped oxide,USG)、氟化硅酸鹽玻璃(fluorinated silicate glass,FSG)、B、P硅酸鹽玻璃(BPSG)或低介電常數介電材料形成。在一些實施例中，層間介電層260通過使用化學氣相沉積(chemical vapor deposition,CVD)、物理氣相沉積(physical vapor deposition,PVD)、原子層沉積(atomic layer deposition,ALD)或其他適合的沉積制程而形成。

圖4A至圖4D是依據多個實施例的半導體結構處于中間制造階段的剖面示意圖。相對于圖2A至圖2E的實施例而言，圖4A至圖4D中的類似元件利用相同元件符號指定，以便于理解。在圖4A中，兩個柵極結構220形成于基板210上。此兩個柵極結構220可通過使用適合制程而形成，此等制程包括微影及蝕刻制程。首先，形成柵極材料以覆蓋基板，及形成光阻劑層(未繪示于附圖)以覆蓋柵極材料。然后，將光阻劑層曝光以形成圖案，及執行后曝光烘烤制程及顯影制程以形成遮罩元件。上述提及的遮罩元件用以在執行蝕刻制程的同時保護柵極材料部分，從而在基板210上留有兩個柵極結構220。

在形成柵極結構220之后，執行離子布植制程以在基板210中形成摻雜區域。摻雜區域分別在柵極結構220的相對側上包括源極210S及漏極210D，此源極210S與漏極210D相對于柵極結構220側壁而對齊，及源極210S是由兩個柵極結構220共享的共用源極。在一些實施例中，柵極結構220是分別包括柵極絕緣層221、柵極絕緣層221上的浮動柵極222、柵極絕緣層221上的柵極間介電層223及柵極間介電層223上的控制柵極224的記憶體柵極結構。

請繼續參照圖4B，形成間隔物層240以覆蓋兩個柵極結構220。間隔物層240通過等形沉積適當的材料以覆蓋兩個柵極結構220而形成，及間隔物層240具有均勻的厚度T。在一些實施例中，襯里層230形成于間隔物層240與柵極結構220之間。襯里層230可通過等形沉積適當的材料層而形成，以便覆蓋基板210及兩個柵極結構220。

如圖4B所示，具有寬度W及深度D的間隙270保留在兩個相鄰的柵極結構220之間，及深度D除以寬度W以獲得間隙270的深寬比R。應注意，間隙寬度W與形成于隨后制程中的層間介電層的間隙充填能力有關，及具有較小寬度W的間隙增大利用層間介電層完全充填間隙270的困難。盡管可能減小間隔物層厚度T以增大間隙270的寬度W，但具有較小厚度T的間隔物層240縮短源極210S與漏極210D之間的通道的長度，及導致熱電子效應以影響半導體結構阻抗。

請繼續參照圖4C，間隔物層240的一部分根據間隙270的深寬比R被移除，以分別在兩個柵極結構220的側壁上形成錐形間隔物242，及錐形間隔物242的基板210與側表面242S之間的夾角θ隨著間隙270的深寬比R增大而減小。如前述圖2D中所示，基板210置于干式蝕刻設備300的真空腔室310中，及連續提供具有第一壓力P1的蝕刻氣體250至真空腔室310內以移除間隔物層240的此部分。此外，真空腔室310中的基板210維持在第二壓力P2下以橫向蝕刻間隔物層240及確保間隔物層240的此部分被移除以形成錐形間隔物242。

需要注意的是，基板210的第二壓力P2與蝕刻氣體250的第一壓力P1之間的壓差與錐形間隔物242的輪廓有關。如前述提及，深度D除以寬度W以獲得間隙270的深寬比R，及當間隙270的深度D固定時，深寬比R相對于寬度W的減小而增大。如若兩個柵極結構220彼此靠近，則間隙270將具有較小寬度W及較大深寬比R，此情況不利于充填層間介電層。為實現增大間隙270寬度的目的，壓差應增大，此意謂著將蝕刻氣體250向下拉動的力進一步減小以保留更多積聚在間隔物層240頂部的蝕刻氣體250。亦即，間隔物層240頂部的橫向蝕刻速率進一步增大，因此形成錐形間隔物242以具有較小頂部厚度TT，此增大間隙270的寬度W以增強形成于隨后制程中的層間介電層的間隙充填能力。然而，底部厚度TB仍大體上與間隔物層240厚度T相同，以將源極210S與漏極210D之間的通道長度維持在期望值。因而，頂部厚度TT與底部厚度TB之間的厚度差異增大，因此從頂部厚度TT延伸至底部厚度TB的側表面242S向柵極結構220傾斜，及由此減小錐形間隔物242的基板210與側表面242S之間的夾角θ。鑒于上述，錐形間隔物242的基板210與側表面242S之間的夾角θ相對于間隙270的深寬比R增大而減小。

在一些實施例中，間隙270的深寬比R介于約2至6的范圍中。在一些實施例中，錐形間隔物242的基板210與側表面242S之間的夾角θ介于約40度至75度的范圍中。

請繼續參照圖4D，形成層間介電層260以完全地充填間隙270介電層260通過沉積介電材料而形成，此介電材料覆蓋錐形間隔物242與柵極結構220，及此介電材料的一部分進入兩個相鄰錐形間隔物242之間的空間以完全地充填間隙270，執行化學機械拋光(chemical mechanical polishing,CMP)制程以移除多余介電材料，以便形成具有平面頂表面的層間介電層260。如圖4C中所提及，錐形間隔物242增大間隙270W以減小將介電材料充填至間隙270難。因而，間隙充填能力得以改良以使得介電材料易于進入間隙270能形成無隙層間介電層260。

上文論述的本發明實施例比現有方法及結構更具有優勢，及此等優勢列于下文中。根據一些實施例，提供制造半導體結構的改良方法以改良層間介電層的間隙充填能力。憑借控制間隔物以具有錐形輪廓，間隙寬度增大以使得介電材料易于完全充填間隙，及形成層間介電層而其中沒有空隙。因此，泄漏問題得以減輕，以改良半導體結構的產率。另一方面，真空腔室壓力維持在大于蝕刻氣體壓力的一值，此蝕刻氣體經積聚以橫向蝕刻間隔物層頂部及形成錐形間隔物。此外，基板與錐形間隔物側表面之間的夾角相對于間隙深寬比而來調節，以便確保具有不同深寬比的間隙可能被完全充填。

依據一些實施例，本發明揭示一種制造半導體結構的方法，及此方法包含以下步驟。柵極結構形成于基板上，及形成襯里層以覆蓋柵極結構及基板。間隔物層形成于襯里層上，及連續提供蝕刻氣體以在將基板維持在第二壓力下而移除間隔物層的一部分，此蝕刻氣體具有第一壓力。第二壓力大于第一壓力。

依據一些實施例，本發明揭示制造半導體結構的方法，及此方法包含以下步驟。兩個柵極結構形成于基板上，及形成間隔物層以覆蓋兩個柵極結構，間隙位于此兩個柵極結構之間。間隔物層的一部分根據間隙深寬比而被移除以分別在兩個柵極結構的側壁上形成錐形間隔物，及基板與錐形間隔物側表面之間的夾角相對于間隙深寬比增大而減少。然后，形成層間介電層以完全充填間隙。

依據一些實施例，本發明揭示制造半導體結構的方法，及此方法包含以下步驟。基板被置于真空腔室中，此基板上具有柵極結構及覆蓋此柵極結構之間隔物層。蝕刻氣體被供應至真空腔室內及被控制在第一壓力下。排氣裝置用以將真空腔室維持在大于第一壓力的第二壓力下，及通過蝕刻氣體移除間隔物層的一部分以形成錐形間隔物。

前述內容概括數個實施例的特征，以便該領域中熟悉此項技術者可更佳地理解本發明的實施方式。熟悉此項技術者應了解，本發明可易于用作設計或修正其他制程及結構的基礎，以實現與本案介紹的實施例相同的目的及/或達到與其相同的優勢。彼等熟悉此項技術者亦應了解，此種同等構造不脫離本發明的精神及范疇，及可在不脫離本發明精神及范疇的情況下在本案中進行多種變更、取代及更動。