一種帶柵極調控的垂直納米線生物傳感器的集成方法與流程
本發明涉及生物傳感器，具體涉及一種帶柵極調控的垂直溝道納米線生物傳感器的集成方法。
背景技術：
集成電路自發明以來，通過不斷縮小其特征尺寸，集成其他微機械系統元件，能夠有效地提高芯片性能。而近年來，微納技術與生物技術的結合引起了學術界與工業界的廣泛關注。這種微型生物傳感器是一種以生物活性單元(如酶、抗體、核酸、細胞等)作為敏感基元，將生物信息轉換成電信號，以實現對環境中的生物信號進行監測的元件。納米線擁有很高的表面積體積比，滿足生物傳感對于靈敏度的要求，因此被視為最有發展潛力的生物感知器件之一。由于進行生物傳感時，待測溶液會被滴定在修飾窗口中，通過將溶液中的生物分子修飾在溝道表面進而調控溝道電勢，溶液此時相當于行使晶體管中柵極的功能，常被稱為液柵，對應的溝道修飾長度被成為液柵長，溶液浸潤的溝道區域被稱為液柵區域。
哈佛大學Yi Cui等人的研究小組通過自底向上的方法制備出了納米線，并利用硅納米線器件極高的靈敏度成功檢測了PH值的變化。但是，這種通過催化劑化學生長形成的納米線沒有統一的方向，無法實現器件的精準定位，同時也與傳統的集成電路制造技術不兼容，需要尋找其它更優的制備方法。同時其它研究小組報道，可以用納米線的電導敏感特性對蛋白質和核酸進行檢測，但是這種納米線器件的水平溝道導致滴定溶液中的待修飾物大部分只集中在溝道上表面和溝道側壁，得到的傳感電信號強度不足；再者，由于納米線處于亞閾區時其電導敏感性最大，傳統的水平溝道納米線生物傳感器都采用背柵結構調制溝道處于亞閾區，由于背面的電場要通過較厚的介質隔離層(常為二氧化硅)才能耦合到正面的有源層，對納米線的工作狀態調制非常有限，無法滿足納米線工作于亞閾區的要求。
技術實現要素：
針對以上問題，本發明提供一種帶柵極調控的垂直溝道納米線生物傳感器的集成方法，以改善現有的公知技術。包括如下步驟：
A.提供一半導體襯底，實現器件隔離；
B.形成重摻雜的“下有源區”；
C.淀積假柵疊層；
具體實現步驟如下：
C1.淀積一層介質作“SDE掩膜層1”，其厚度定義了器件的下有源區側墻的寬度；
C2.淀積一層介質作“假柵層1”，其厚度定義了器件的溝道修飾長度(液柵長)；
C3.淀積一層介質作“絕緣層”，用于隔離納米線溝道的修飾區域和柵電極區域；
C4.淀積一層介質作“假柵層2”，其厚度定義了器件的柵長；
C5.淀積一層介質作“SDE掩膜層2”，其厚度定義了器件的上有源區側墻的寬度；
其中，SDE掩膜層1、絕緣層和SDE掩膜層2的材料相同，三者與假柵層1和假柵層2材料相異。并且要求假柵層1和假柵層2材料對SDE掩膜層1、絕緣層和SDE掩膜層2的各向同性刻蝕選擇比大于5:1，以保證在F4、G5中通過各向同性刻蝕分別去除假柵層1和假柵層2時不損傷SDE掩膜層1、隔離層和SDE掩膜層2；
D.通過刻蝕通孔、外延溝道形成垂直溝道結構；
具體實現步驟如下：
D1.通過光刻定義溝道截面的形狀、大小；
D2.通過各向異性刻蝕形成溝道窗口，窗口底部露出器件的重摻雜下有源區，去膠；
D3.通過圖形化外延技術形成器件的溝道；
D4.通過化學機械拋光去除淀積超出SDE掩膜層2上表面的溝道材料，實現平坦化；
E.通過淀積、刻蝕形成器件的重摻雜“上有源區”；
具體實現步驟如下：
E1.淀積一層有源材料；
E2.通過光刻技術定義上有源區窗口；
E3.通過各向異性刻蝕形成“上有源區”，去膠；
E4.通過離子注入技術對上有源區進行重摻雜；
E5.通過退火工藝激活源、漏；
F.去除假柵層2，淀積High-K、Metal Gate并形成柵電極；
具體實現步驟如下：
F1.淀積一層介質作頂部掩膜層1；
F2.通過光刻定義柵電極區域；
F3.通過各向異性刻蝕，露出絕緣層的上表面，去膠；
F4.通過各向同性刻蝕，去除整個假柵層2；
F5.依次淀積高K介質(High-K，HK)和金屬柵(Metal-Gate，MG)材料；
F6.通過各向異性刻蝕，去除不被頂部掩膜層1覆蓋的HK、MG材料，露出絕緣層的上表面；
其中，F1中所述頂部掩膜層1材料與假柵層2不同，并且要求假柵層2材料對該頂部掩膜1的各向同性刻蝕選擇比大于5:1，以保證在F4中通過各向同性刻蝕去除假柵層2時不損傷該頂部掩膜層1；F1中所述頂部掩膜層1厚度應足夠厚，以保證F6中通過各向異性刻蝕，去除不被頂部掩膜1覆蓋的HK、MG材料，露出絕緣層的上表面后，在器件的上有源區上該頂部掩膜層1仍有剩余；
G.去除假柵層1，形成溝道修飾區域(即液柵區域)；
具體實現步驟如下：
G1.去除頂部掩膜層1；
G2.淀積一層介質作頂部掩膜層2；
G3.通過光刻定義液柵區域；
G4.通過各向異性刻蝕，露出SDE掩膜層1的上表面，去膠；
G5.通過各向同性刻蝕，去除整個假柵層1；
其中，G2中光刻定義的液柵區域必須包含F中的柵電極區域，以保證后續刻蝕過程不會損傷已形成的柵電極；G2中所述頂部掩膜層2材料與假柵層1不同，并且要求假柵層1材料對該頂部掩膜2的各向同性刻蝕選擇比大于5:1，以保證在G5中通過各向同性刻蝕去除假柵層1時不損傷該頂部掩膜層2；
H.形成器件源極、漏極、柵極三端的金屬接觸；
具體實現步驟如下：
H1.去除頂部掩膜層2；
H2.各向異性淀積一層層間介質，進行化學機械平坦化；
H3.通過光刻、各向異性刻蝕形成器件源極、漏極、柵極三端的接觸孔，去膠；
H4.在各接觸孔中填充金屬Metal 0；
H5.通過對金屬Metal 0進行化學機械平坦化，去除超出層間介質的上表面的金屬Metal0，實現器件之間的導電層分離；
I.形成金屬互聯圖形；
具體實現步驟如下：
I1.淀積金屬Metal 1；
I2.通過光刻、各向異性刻蝕形成源極、漏極、柵極三端的引出和探針測試pad，去膠；
J.形成溶液滴定的修飾窗口；
J1.淀積一層介質作為鈍化層，并進行化學機械平坦化；
J2.通過光刻定義修飾窗口，用于溶液滴定時，待修飾的生物分子通過此窗口擴散經液柵層，再擴散至納米線的表面成鍵修飾；
J3.通過各向異性刻蝕，連通修飾窗口和液柵層，形成從基片表面至納米線溝道修飾表面的通路，去膠；
K.形成探針測試窗口；
具體實現步驟如下：
K1.光刻定義探針測試窗口；
K2.通過各向異性刻蝕，露出互聯金屬Metal 1所定義的探針測試pad，去膠；
L.合金，使金屬與源漏的接觸處呈現更好的歐姆特性，同時使介質材料更加致密。
在進行生物分子的傳感探測時，將帶有生物分子和交聯劑的溶液滴定在修飾窗口中，源極探針和漏極探針分別扎在探針測試窗口中對應的兩個pad上，用于測試電信號，而柵極探針扎在對應的柵電極引出pad上，用于施加偏置電壓，耗盡溝道載流子使納米線溝道處于亞閾區，以此提高傳感的靈敏度。當溶液中的待測生物分子在交聯劑的作用下，會修飾在納米線溝道的表面，形成共價鍵，引起納米線溝道的電勢改變，從而引起電流改變，電流變化波形會從源漏通過金屬互聯傳至源漏探針，生物信息量從而變化為電信息量，以此實現生物分子的傳感。
進一步地，本發明中所述結構參數(如“上有源區”和“下有源區”的厚度及摻雜濃度，“SDE掩膜層1”、“SDE掩膜層2”、“假柵層1”、“假柵層2”的厚度等)皆根據具體器件性能要求設定。
進一步地，A中所述半導體襯底，包括體硅襯底，SOI襯底，體鍺襯底，GOI襯底等。
進一步地，A中所述隔離，對于體襯底(體硅、體鍺等)，可使用阱隔離加淺槽隔離(Shallow Trench Isolation，STI)；對于SOI、GOI等襯底，可僅使用淺槽隔離。
進一步地，B中所述下有源區可通過注入形成，也可通過圖形化的原位摻雜外延形成。
進一步地，B、E中所述“上有源區”與“下有源區”，二者中何者作器件源端、何者作器件漏端，并無一定之規，可根據器件性能和后續互聯的方便進行設定。
進一步地，在步驟C、E、F、G、H中，非金屬材料的各向同性淀積方法采用低壓化學氣相淀積(Low Pressure Chemical Vapor Deposition，LPCVD)、原子層淀積(Atomic Layer Deposition，ALD)中的一種，各向異性淀積方法采用等離子體增強化學氣相淀積(Plasma Enhanced Chemical Vapor Deposition，PECVD)、電感耦合等離子體增強化學氣相淀積(Inductively Coupled Plasma Enhance Chemical Vapor Deposition，ICPECVD)中的一種，未指明用淀積為各向同性還是各向異性時，任選一種即可。
進一步地，D中所述通過外延形成的器件溝道，其材料可與下有源區材料相同(如在重摻雜的Si下有源區上外延形成Si溝道)，也可與下有源區材料不同(如在N+重摻雜的GeSi下有源區上外延形成Si溝道，在P+重摻雜的GeSi下有源區上外延形成Ge溝道)；可以是非摻雜的，也可通過原位摻雜外延或離子注入的方式形成摻雜的溝道。
進一步地，在步驟D、E、F、G、H、I、J和K中，各向異性刻蝕采用如反應離子刻蝕(Reactive Ion Etching，RIE)或電感耦合等離子體(Inductively Coupled Plasma，ICP)等。
進一步地，在步驟E中，退火方式采用快速熱退火(Rapid Thermal Annealing)、尖峰退火(Spike Annealing)、閃耀退火(Flash Annealing)和激光退火(Laser Annealing)中的一種。
進一步地，在步驟H和I中，淀積金屬采用蒸發、濺射、電鍍和化學氣相淀積(Chemical Vapor Deposition)中的一種。
進一步地，H中所述作為導電層的填充金屬Metal 0，要求具備低的電阻率，良好的通孔填充能力，可選擇鎢、銅等。
進一步地，K中所述作為導電層的填充金屬Metal 1，要求具備低的電阻率，如鋁、銀、鉑、銅和鈦中的一種及其復合金屬。
進一步地，在步驟L中，合金的目的是為了讓金屬互聯的接觸端與有源層的源極、漏極、柵極形成更好的歐姆接觸，同時可以使得介質材料更加致密，采用合金爐的處理溫度為300-500℃，處理時間為30min-60min，優化采用430℃處理30min。
本發明的優點和積極效果如下：
1)本發明提出的垂直溝道結構與傳統的水平溝道結構相比，生物分子在溶液中進行布朗運動時對納米線溝道表面的各個方向均產生隨機碰撞，將最終在納米線表面產生更高的修飾密度，而在溝道方向水平的情況下，大部分生物分子只能修飾在溝道上表面和溝道側壁，溝道下表面幾乎無法被修飾；
2)傳統水平溝道納米線傳感器采用背柵電極調制溝道，而垂直溝道由于無法采用背柵電極，通過引入正面柵電極具有對納米線溝道更加有效地調控，對于任何的修飾分子，只要施加適當的正面柵極電壓，都能使得溝道處于亞閾區，此時納米線實現傳感的德拜長度最大，靈敏度最高，信號強度最大；
3)與現有的水平納米線刻蝕溝道的方法相比，本發明提出的刻蝕通孔、外延溝道的集成方法，能精確地控制器件溝道的尺寸大小和形貌，避免了現有方法中溝道形成過程中的刻蝕損傷，提高了器件的性能；
4)相比水平納米線定義溝長的方法，本發明通過淀積假柵層能夠突破傳統光刻工藝限制，將溝長縮短至10nm以下，這對單個蛋白質或核酸分子的修飾是非常有益的；
5)完全和與傳統集成電路制造技術相兼容，工藝簡單，成本代價小。
附圖說明
圖1-17為SOI襯底上制備帶柵極調控的N型垂直溝道納米線生物傳感器的各關節工藝的示意圖。各圖中，(a)為俯視圖，(b)為(a)中沿A-A’的剖面圖。
其中：
圖1在SOI襯底上形成器件的隔離；
圖2對器件下有源區進行N型重摻雜；
圖3依次淀積SDE掩膜層1、假柵層1、絕緣層、假柵層2、SDE掩膜層2；
圖4光刻、刻蝕形成器件的溝道窗口；
圖5外延單晶硅溝道并平坦化；
圖6形成器件的上有源區，并進行N型重摻雜，激活；
圖7光刻并刻蝕頂部掩膜層1，定義柵電極區域；
圖8去除假柵層2；
圖9各向同性淀積HK、MG，各向異性刻蝕HK、MG；
圖10光刻并刻蝕頂部掩膜層2，定義液柵區域；
圖11去除假柵層1；
圖12各向異性淀積層間介質并平坦化；
圖13刻蝕源漏接觸孔，并填充金屬，實現平坦化；
圖14淀積互聯金屬，光刻并刻蝕金屬，定義互聯圖形；
圖15淀積鈍化層并平坦化；
圖16光刻、刻蝕定義溶液滴定的窗口，露出部分液柵區域；
圖17光刻、刻蝕定義探針測試的窗口，露出金屬pad；
圖18為圖1～圖17的圖例。
具體實施方式
下面結合附圖和具體實例對本發明進行詳細說明。
根據下列步驟可以實現SOI襯底上帶柵極調控的N型垂直溝道納米線生物傳感器：
1)在(100)SOI襯底上將利用HNA溶液將頂層硅膜減薄至20nm，通過光刻、RIE刻蝕定義器件的下有源區，去膠，如圖1所示；
2)進行As+注入摻雜形成器件的下有源區(作器件的源/漏端)，注入能量10KeV，注入劑量5E15cm-2；
3)LPCVD SiO2 40nm，通過化學機械拋光進行表面平坦化，露出重摻雜下有源區的上表面，形成STI，如圖2所示；
4)通過ALD依次淀積10nm SiO2(作SDE掩膜層1，其厚度定義了器件的下有源區側墻的寬度為10nm)、14nm Si3N4(作假柵層1，其厚度定義了器件的溝道修飾長度為14nm)、10nm SiO2(作絕緣層，用于隔離納米線溝道的修飾區域和柵電極區域)、14nm Si3N4(作假柵層2，其厚度定義了器件的柵長為14nm)、10nm SiO2(作SDE掩膜層2，其厚度定義了器件的上有源區側墻的寬度為10nm)，如圖3所示；
5)通過光刻、ICP刻蝕形成器件溝道窗口(窗口為直徑15nm的圓柱體，窗口底部露出器件的重摻雜下有源區)，去膠，如圖4所示；
6)通過外延工藝，在器件的下有源區上形成未摻雜單晶Si溝道，通過化學機械拋光磨去超出SDE掩膜層2上表面淀積的單晶硅材料，如圖5所示；
7)LPCVD淀積多晶硅30nm，并進行As+注入摻雜，注入能量15KeV，注入劑量5E15cm-2，通過光刻、ICP刻蝕多晶硅30nm，形成N+重摻雜多晶硅上有源區(作為器件的源/漏端)，去膠，如圖6所示；
8)通過RTA退火1000℃，10s，激活器件的源、漏；
9)LPCVD淀積50nm碳化硅作為頂部掩膜層1，通過光刻定義柵電極區域，ICP刻蝕碳化硅掩膜50nm，露出SDE掩膜層2的上表面，去膠，如圖7所示；
10)ICP刻蝕去除未被頂部掩膜層1覆蓋的10nm SiO2(SDE掩膜層2)、14nm Si3N4(假柵層2)，露出絕緣層的上表面；通過各向同性刻蝕，去除整個Si3N4假柵層2，如圖8所示；
11)依次ALD High-K介質5nm、Metal Gate 50nm材料作為柵電極，利用頂部掩膜層1為掩蔽層，ICP刻蝕High-K、Metal Gate，露出絕緣層的上表面，如圖9所示；
12)用RIE刻蝕去除頂部掩膜層1，通過PECVD淀積80nm碳化硅作為頂部掩膜層2，通過光刻定義液柵區域，ICP刻蝕碳化硅掩膜80nm，露出絕緣層的上表面，去膠，如圖10所示；
13)利用頂部掩膜層2為掩蔽層，ICP刻蝕10nm SiO2(絕緣層)、14nm Si3N4(假柵層1)，露出SDE掩膜層1的上表面；通過各向同性刻蝕，去除整個Si3N4假柵層1，如圖11所示；
14)用RIE刻蝕去除頂部掩膜層2，通過PECVD淀積200nm SiO2作為層間介質，并利用化學機械拋光實現平坦化，如圖12所示；
15)通過光刻、ICP刻蝕形成器件源、漏、柵三端的接觸孔，去膠；
16)濺射500nm金屬鎢，器件源、漏、柵三端的接觸孔被金屬鎢填充；
17)通過對金屬鎢進行化學機械拋光，去除超出層間介質上表面的金屬鎢，實現器件之間的導電層分離，如圖13所示；
18)濺射金屬鋁1μm，光刻并RIE刻蝕金屬鋁，形成互聯圖形，去膠，如圖14所示；
19)PECVD淀積2μm SiO2作為鈍化層，并進行化學機械拋光，如圖15所示；
20)通過光刻定義溶液滴定的修飾窗口，RIE刻蝕鈍化層、層間介質、SDE掩膜層2等組成的SiO2疊層，刻蝕穿通至液柵層停止，去膠，如圖16所示；
21)通過光刻定義探針測試的窗口，RIE刻蝕鈍化層SiO2 2μm，至露出金屬鋁pad停止，去膠；
22)430℃，合金30min，如圖17所示。
本發明實施例并非用以限定本發明。任何熟悉本領域的技術人員，在不脫離本發明技術方案范圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍內。
- 還沒有人留言評論。精彩留言會獲得點贊！