半導體裝置與其制造方法與流程

本發明涉及一種半導體裝置，且特別涉及一種高電子遷移率晶體管(highelectronmobilitytransistor,hemt)。

背景技術：

氮化物半導體(nitridesemiconductor)具有高崩潰電場與高電子飽和速度，因此，氮化物半導體被期望為制作具有高崩潰電壓與低導通電阻的半導體裝置的半導體材料。許多使用氮化物相關半導體的半導體裝置具有異質結構物。異質結構物是由具不同能隙的氮化物半導體所組成，并于界面生成二維電子氣(two-dimensionalelectrongaslayer)。具有異質結構物的半導體裝置可實現低導通電阻。此種半導體裝置被稱為高電子遷移率晶體管(highelectronmobilitytransistors,hemt)。

技術實現要素：

本發明的一方面在提供一種半導體裝置，包含基板、多個三五族氮化物半導體層、源極、柵極、漏極以及摻雜層。三五族氮化物半導體層置于基板上，且二維電子氣通道形成于三五族氮化物半導體層中。源極、柵極與漏極置于三五族氮化物半導體層上。柵極位于源極與漏極之間，源極與漏極電性連接至二維電子氣通道，且自源極至漏極定義一水平方向。摻雜層置于柵極與三五族氮化物半導體層之間。摻雜層包含多個摻雜物，且摻雜物的濃度沿著水平方向變化。

在一或多個實施方式中，摻雜物的濃度沿著水平方向減少。

在一或多個實施方式中，摻雜物的濃度沿著水平方向增加。

在一或多個實施方式中，摻雜層包含第一部分、第二部分與第三部分，沿著水平方向排列。第三部分置于第一部分與第二部分之間。第三部分的摻雜物的濃度高于第一部分的摻雜物的濃度以及第二部分的摻雜物的濃度。

在一或多個實施方式中，第三部分的摻雜物的濃度為實質均勻。

在一或多個實施方式中，摻雜層包含第一部分、第二部分與第三部分，沿著水平方向排列，第三部分置于第一部分與第二部分之間。第三部分的摻雜物的濃度低于第一部分的摻雜物的濃度以及第二部分的摻雜物的濃度。

在一或多個實施方式中，第三部分的摻雜物的濃度為實質均勻。

在一或多個實施方式中，摻雜層的摻雜物包含鎂、碳、鈣、鐵、鉻、釩、錳、鈹或其組合。

在一或多個實施方式中，摻雜層的材質為in-xal-yga1-x-yn，其中x+y≦1。

本發明的另一方面提供一種半導體裝置的制造方法，包含形成多個三五族氮化物半導體層于基板上。形成摻雜層于三五族氮化物半導體層上。摻雜層具有多個摻雜物，且摻雜物的濃度沿著水平方向變化。形成源極與漏極于三五族氮化物半導體層上。源極與漏極沿著水平方向排列，且摻雜層置于源極與漏極之間。形成柵極于摻雜層上。

在一或多個實施方式中，形成摻雜層包含形成一半導體層于三五族氮化物半導體層上。形成一遮罩層以覆蓋半導體層。圖案化遮罩層以暴露至少一部分的半導體層。布植摻雜物于半導體層中以形成摻雜層。

在一或多個實施方式中，上述的方法還包含于布植制程后移除圖案化遮罩層。退火摻雜層。

在一或多個實施方式中，遮罩層的材質為光致抗蝕劑、二氧化硅、氮化硅(sinx)或金屬。

在一或多個實施方式中，形成摻雜層包含形成一半導體層于三五族氮化物半導體層上。形成一遮罩層以覆蓋半導體層。圖案化遮罩層以暴露至少一部分的半導體層。退火半導體層以形成摻雜層。

在一或多個實施方式中，遮罩層的材質為金屬。

在一或多個實施方式中，形成摻雜層包含形成一半導體層于三五族氮化物半導體層上。形成一遮罩層以覆蓋半導體層。圖案化遮罩層以形成至少一開口以暴露至少一部分的半導體層。形成一摻雜材料于開口中。退火半導體層以擴散摻雜物以形成摻雜層。

在一或多個實施方式中，摻雜材料的材質為金屬。

在一或多個實施方式中，摻雜層的摻雜物包含鎂、碳、鈣、鐵、鉻、釩、錳、鈹或其組合。

在一或多個實施方式中，摻雜層的材質為in-xal-yga1-x-yn，其中x+y≦1。

在一或多個實施方式中，上述的方法還包含形成一保護層于三五族氮化物半導體層上以覆蓋摻雜層。移除于摻雜層上的部分保護層。

上述的實施方式通過調整摻雜層的摻雜物隨著水平方向的濃度，由此調整半導體裝置的柵-源電容值與柵-漏電容值。

附圖說明

圖1a至圖1h為本發明一些實施方式的半導體裝置的制造方法于各階段的剖面圖。

圖2a與圖2b為圖1e沿水平方向的摻雜物濃度的示意圖。

圖3a至圖3c為其他實施方式的半導體裝置于圖1c的階段的剖面圖。

圖4a至圖4f為一些實施方式沿水平方向的摻雜物濃度的示意圖。

圖5a至圖5d為本發明另一些實施方式的半導體裝置的制造方法于各階段的剖面圖。

圖6a至圖6c為其他實施方式的半導體裝置于圖5b的階段的剖面圖。

圖7a至圖7e為本發明另一些實施方式的半導體裝置的制造方法于各階段的剖面圖。

圖8a至圖8c為其他實施方式的半導體裝置于圖7c的階段的剖面圖。

圖9為具有均勻與非均勻的摻雜層的半導體裝置的柵-漏電容值與源-漏電壓(vsd)的曲線圖。

附圖標記說明：

110：基板150：保護層

122：緩沖層152：第一開口

123：二維電子氣154：第二開口

124：阻障層160：源極

130：半導體層170：漏極

130’：摻雜層180：柵極

132：第一部分342：開口

134：第二部分345：摻雜材料

136：第三部分c1、c2：曲線

138：上表面d：水平方向

140、240、340：遮罩層i：布植制程

具體實施方式

以下將以附圖公開本發明的多個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一并說明。然而，應了解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化附圖起見，一些現有慣用的結構與元件在附圖中將以簡單示意的方式繪示。

另外，空間相對術語，例如「以下」、「下方」、「低于」、「以上」、「上方」等等，可被用于本文中，以易于描述附圖中一元件或特征相對于另一元件或特征的關系。空間相對術語意在除圖中描繪的定向的外還包含處于使用中或操作中的裝置的不同定向。裝置可以以其他方式定向(旋轉90度或以其他定向)，并且可以對本文使用的空間相對術語進行相應的解釋。

圖1a至圖1h為本發明一些實施方式的半導體裝置的制造方法于各階段的剖面圖。請先參照圖1a。提供一基板110。基板110可為適合達到在此討論的目的的任意基板，例如碳化硅、藍寶石、硅、氮化鋁、氮化鎵或氧化鋅。雖然沒有繪示于圖1a中，但可形成一過渡層(transistionlayer)或一成核層(nucleationlayer)于基板110上，以提供一適合裝置層(例如在下段提到的三五族氮化物半導體層)的磊晶成長的基底層。成核層依所使用的基板110材質而定。

形成多個三五族氮化物半導體層于基板110上。在一些實施方式中，三五族氮化物半導體層包含緩沖層122與阻障層124。緩沖層122置于基板110上，而阻障層124置于緩沖層122上。緩沖層122可提供均勻的結晶面結構以利磊晶沉積，因此可選擇性地加入以改善裝置特性。在一些實施方式中，緩沖層122可為氮基底的材料，以提供形成于其上的層結構良好的吸附力，且亦可解決晶格錯位的問題，然而本發明不以此為限。緩沖層122可為單層結構，例如氮銦鋁鎵(inxalyga1-x-yn)層，其中x+y≦1，或者為復合層結構。阻障層124可具有比緩沖層122還高的能隙，阻障層124的材質例如為氮銦鋁鎵(inxalyga1-x-yn)層，其中x+y≦1。在一些實施方式中，阻障層124可摻雜或未摻雜。電荷于緩沖層122與阻障層124之間的界面累積以產生二維電子氣(twodimensionalelectrongas,2deg)123。二維電子氣123具有高電子遷移率，其使得半導體裝置在高頻率時具有高轉移電導(transconductance)。

接著，一半導體層130形成于阻障層124上。舉例而言，一半導體膜(未繪示)形成(或沉積)于阻障層124上，接著半導體膜被圖案化成半導體層130。在一些實施方式中，半導體層130的材質為氮銦鋁鎵(inxalyga1-x-yn)層，其中x+y≦1。在一些實施方式中，半導體層的材質為氮化鎵，然而本發明不以此為限。

接著請參照圖1b。形成一遮罩層140以覆蓋半導體層130與阻障層124。遮罩層140可為一阻層，其可被稱為光致抗蝕劑層、感光層、影像層、圖案化層或輻射感應層。遮罩層140包含正光致抗蝕劑材料、負光致抗蝕劑材料、其他型態的材料或其組合。遮罩層140可利用沉積制程而形成于半導體層130與阻障層124上。然而，在一些其他的實施方式中，遮罩層140的材質可為二氧化硅、氮化硅(sinx)或金屬。

請參照圖1c。圖案化遮罩層140以暴露出至少一部分的半導體層130。舉例而言，在圖1c中，半導體層130包含一第一部分132與一第二部分134，其沿著一水平方向d排列，而遮罩層140暴露半導體層130的第一部分132。遮罩層140可利用光刻制程以圖案化。光刻制程包含光致抗蝕劑軟烘烤、遮罩對準、曝光、后曝光烘烤、顯影光致抗蝕劑、浸潤、干燥(例如硬烘烤)、其他合適的制程或其組合。或者，光刻制程可以其他方法，例如無遮罩光刻、電子束光刻、或離子束光刻，執行或替代。在一些實施方式中，是執行一蝕刻制程，例如干蝕刻、濕蝕刻、其他蝕刻方式或其組合。

請參照圖1d。執行一(離子)布植制程i。布植制程i是布植摻雜物于半導體層130(參見圖1c)的曝光部分(即第一部分132)以形成一摻雜層130’。布植的濃度、能量與深度取決于欲布植入半導體層130的離子種類而定。在一些實施方式中，摻雜物為受體型摻雜物，例如鎂、碳、鈣、鐵、鉻、釩、錳、鈹或其組合，因此摻雜層130’為一p型層。

請參照圖1e。移除遮罩層140(如圖1d所繪示)。在一些實施方式中，可執行濕蝕刻制程、干蝕刻制程或其組合以移除遮罩層140。接著，對摻雜層130’執行一退火制程。摻雜層130’的摻雜物在退火過程中擴散，且摻雜物的濃度沿著水平方向d變化。

圖2a與圖2b為圖1e沿水平方向d的摻雜物濃度的示意圖。請參照圖1e、圖2a與圖2b。因摻雜物被布植于第一部分132，因此第一部分132的摻雜物濃度會高于第二部分134的摻雜物濃度。亦即，摻雜物濃度會沿著水平方向d降低。另外，如圖2a與圖2b所示，濃度曲線可通過退火的條件而改變。

請參照圖1f。形成保護層150以覆蓋摻雜層130’與阻障層124。保護層150的材質可為介電材料，例如氮化硅或氮氧化硅。

請參照圖1g。圖案化保護層150以形成第一開口152與第二開口154，而摻雜層130’則置于第一開口152與第二開口154之間。第一開口152與第二開口154沿著水平方向d排列。第一開口152與第二開口154分別暴露部分的阻障層124。

接著，分別形成一源極160與一漏極170于第一開口152與第二開口154中。也就是說，源極160與漏極170沿著水平方向d排列。在圖1g中，摻雜層130’的第一部分132靠近源極160設置且遠離漏極170設置，而摻雜層130’的第二部分134靠近漏極170設置且遠離源極160設置。在一些實施方式中，源極160與漏極170的材質為導電材料，例如金屬，而源極160與漏極170皆電性連接至二維電子氣123。

請參照圖1h。進一步圖案化保護層150以暴露摻雜層130’的上表面138。接著，形成柵極180于摻雜層130’上。在一些實施方式中，柵極180的材質為導電材料，例如金屬。保護層150可防止漏電流。

在圖1h中，半導體裝置為增強型(enhancement-mode,e-mode)高電子移動率晶體管(highelectronmobilitytransistor,hemt)。二維電子氣123能夠讓電流在源極160與漏極170之間流動。施加至柵極180的電壓控制于柵極180下方的二維電子氣123的電子數量，由此控制總電子流。摻雜層130’使下方的二維電子氣123空乏。摻雜層130’的摻雜物的濃度影響二維電子氣123的電子密度。具體而言，當摻雜層130’的摻雜物的濃度增加時，二維電子氣123的電子密度減少。因此，在圖1h中，位于摻雜層130’下方的二維電子氣123的電子密度不均勻。位于摻雜層130’的第一部分132(如圖1g所繪示)下方的二維電子氣123的電子密度低于位于摻雜層130’的第二部分134(如圖1g所繪示)下方的二維電子氣123的電子密度。通過如此的結構，柵-源電容值(cgs，亦即柵極180與源極160之間的電容值)以及柵-漏電容值(cgd，亦即柵極180與漏極170之間的電容值)可被調整。

在一些其他的實施方式中，遮罩層140(如圖1c所繪示)具有不同的圖案，以形成具不同摻雜濃度分布的摻雜層130’。圖3a至圖3c為其他實施方式的半導體裝置于圖1c的階段的剖面圖。在圖3a中，遮罩層140覆蓋半導體層130的第一部分132并暴露半導體層130的第二部分134。在布植與退火制程(如圖1d與圖1e所繪示)后，摻雜層的摻雜濃度可如圖4a與圖4b所示。在圖3b中，半導體層130還包含第三部分136，置于第一部分132與第二部分134之間。遮罩層140覆蓋第一部分132與第二部分134，并且暴露第三部分136。在布植與退火制程(如圖1d與圖1e所繪示)后，摻雜層的摻雜濃度可如圖4c與圖4d所示。第三部分136的摻雜濃度可實質均勻(如圖4c所示)或者不均勻(如圖4d所示)。在圖3c中，遮罩層140覆蓋第三部分136，并且暴露第一部分132與第二部分134。在布植與退火制程(如圖1d與圖1e所繪示)后，摻雜層的摻雜濃度可如圖4e與圖4f所示。第三部分136的摻雜濃度可實質均勻(如圖4e所示)或者不均勻(如圖4f所示)。

上述實施方式的遮罩層140的圖案為例示，并非用以限制本發明的范疇。只要摻雜層130’的摻雜物的濃度隨著水平方向d變化，由此調整cgs與cgd，則皆在本發明的范疇中。

圖5a至圖5d為本發明另一些實施方式的半導體裝置的制造方法于各階段的剖面圖。請參照圖5a。首先先執行圖1a的制程。因制程細節與圖1a相同，因此便不再贅述。接著，形成一遮罩層240以覆蓋半導體層130。在一些實施方式中，遮罩層240的材質為碳或金屬，例如鎂、鈣、鐵、鉻、釩、錳、鈹或其組合。

請參照圖5b。圖案化遮罩層240以暴露半導體層130的至少一部分。舉例而言，在圖5b中，遮罩層240暴露半導體層130的第二部分134。遮罩層240可利用光刻制程以圖案化。或者，光刻制程可以其他方法，例如無遮罩光刻、電子束光刻、或離子束光刻，執行或替代。在一些實施方式中，是執行一蝕刻制程，例如干蝕刻、濕蝕刻、其他蝕刻方式或其組合。

對半導體層130執行退火制程以形成摻雜層130’(如圖5c所示)。執行退火制程以打斷半導體層130的鍵結(如鎂-氫鍵)以增加其摻雜物濃度。因遮罩層240覆蓋第一部分132且未覆蓋第二部分134，因此摻雜層130’的摻雜物的濃度沿著水平方向d變化。舉例而言，濃度曲線可如圖4a或圖4b所示。

請參照圖5c。移除遮罩層240(如圖5b所示)。在一些實施方式中，以蝕刻制程，如濕蝕刻制程、干蝕刻制程或其組合，執行移除制程。

請參照圖5d。形成保護層150以覆蓋摻雜層130’與阻障層124。圖案化保護層150以形成第一開口152與第二開口154。分別形成一源極160與一漏極170于第一開口152與第二開口154中。進一步圖案化保護層150以暴露摻雜層130’的上表面138。形成柵極180于摻雜層130’上。因上述的制程與圖1f至圖1h的制程相似，因此便不再贅述。

另外，在一些實施方式中，遮罩層240(如圖5b所示)具有不同的圖案，以形成具不同摻雜濃度分布的摻雜層130’。圖6a至圖6c為其他實施方式的半導體裝置于圖5b的階段的剖面圖。在圖6a中，遮罩層240覆蓋半導體層130的第二部分134并暴露半導體層130的第一部分132。在退火制程后，摻雜層的摻雜濃度可如圖2a與圖2b所示。在圖6b中，遮罩層240覆蓋第三部分136，并且暴露第一部分132與第二部分134。在退火制程后，摻雜層的摻雜濃度可如圖4e與圖4f所示。第三部分136的摻雜濃度可實質均勻(如圖4e所示)或者不均勻(如圖4f所示)。在圖6c中，遮罩層240覆蓋第一部分132與第二部分134，并且暴露第三部分136。在退火制程后，摻雜層的摻雜濃度可如圖4c與圖4d所示。第三部分136的摻雜濃度可實質均勻(如圖4c所示)或者不均勻(如圖4d所示)。

上述實施方式的遮罩層240的圖案為例示，并非用以限制本發明的范疇。只要摻雜層130’的摻雜物的濃度隨著水平方向d變化，由此調整cgs與cgd，則皆在本發明的范疇中。

圖7a至圖7d為本發明另一些實施方式的半導體裝置的制造方法于各階段的剖面圖。請參照圖7a。首先先執行圖1a的制程。因制程細節與圖1a相同，因此便不再贅述。接著，形成一遮罩層340以覆蓋半導體層130。在一些實施方式中，遮罩層340的材質為二氧化硅或氮化硅(sinx)。

請參照圖7b。圖案化遮罩層340以形成至少一開口342以暴露至少部分的半導體層130。舉例而言，在圖7b中，遮罩層340的開口342暴露半導體層130的第一部分132。遮罩層340可利用光刻制程以圖案化。或者，光刻制程可以其他方法，例如無遮罩光刻、電子束光刻、或離子束光刻，執行或替代。在一些實施方式中，是執行一蝕刻制程，例如干蝕刻、濕蝕刻、其他蝕刻方式或其組合。

請參照圖7c。形成(或沉積)一摻雜材料345于遮罩層340的開口342中。換言的，摻雜材料345置于半導體層130的第一部分132上。在一些實施方式中，摻雜材料345的材質可為碳或金屬，例如鎂、鈣、鐵、鉻、釩、錳、鈹或其組合。

對半導體層130執行一退火制程。在退火制程中，摻雜材料345的元素會擴散至半導體層130中以形成摻雜層130’。因摻雜材料345覆蓋第一部分132且遮罩層340覆蓋第二部分134，因此摻雜層130’的摻雜物的濃度會沿著水平方向d變化。舉例而言，濃度曲線可如圖2a或圖2b所示。

請參照圖7d。移除遮罩層340與摻雜材料345(如圖7d所繪示)。在一些實施方式中，可執行濕蝕刻制程、干蝕刻制程或其組合以移除遮罩層340。

請參照圖7e。形成保護層150以覆蓋摻雜層130’與阻障層124。圖案化保護層150以形成第一開口152與第二開口154。分別形成一源極160與一漏極170于第一開口152與第二開口154中。進一步圖案化保護層150以暴露摻雜層130’的上表面138。形成柵極180于摻雜層130’上。因上述的制程與圖1f至圖1h的制程相似，因此便不再贅述。

另外，在一些其他實施方式中，遮罩層340與摻雜材料345(如圖7c所示)具有不同的圖案，以形成具不同摻雜濃度分布的摻雜層130’。圖8a至圖8c為其他實施方式的半導體裝置于圖7c的階段的剖面圖。在圖8a中，摻雜材料345覆蓋半導體層130的第二部分134，且遮罩層340覆蓋半導體層130的第一部分132。在退火制程后，摻雜層的摻雜濃度可如圖4a與圖4b所示。在圖8b中，摻雜材料345覆蓋半導體層130的第三部分136，且遮罩層340覆蓋半導體層130的第一部分132與第二部分134。在退火制程后，摻雜層的摻雜濃度可如圖4c與圖4d所示。第三部分136的摻雜濃度可實質均勻(如圖4c所示)或者不均勻(如圖4d所示)。在圖8c中，摻雜材料345覆蓋半導體層130的第一部分132與第二部分134，且遮罩層340覆蓋半導體層130的第三部分136。在退火制程后，摻雜層的摻雜濃度可如圖4e與圖4f所示。第三部分136的摻雜濃度可實質均勻(如圖4e所示)或者不均勻(如圖4f所示)。

上述實施方式的遮罩層340與摻雜材料345的圖案為例示，并非用以限制本發明的范疇。只要摻雜層130’的摻雜物的濃度隨著水平方向d變化，由此調整cgs與cgd，則皆在本發明的范疇中。

圖9為具有均勻與非均勻的摻雜層的半導體裝置的柵-漏電容值與源-漏電壓(vsd)的曲線圖。圖9的曲線c1表示圖1h的具不均勻的摻雜層的半導體裝置的柵-漏電容值，而圖9的曲線c2表示具均勻的摻雜層的半導體裝置的柵-漏電容值。如圖9所繪示，當半導體裝置的摻雜層具有非均勻的摻雜分布(亦即摻雜濃度沿水平方向變化)時，柵-漏電容值便下降。亦即，半導體裝置的柵-漏電容值可通過上述實施方式所提及的形成摻雜層的方法而調整。

雖然本發明已以實施方式公開如上，然其并非用以限定本發明，任何本領域技術人員，在不脫離本發明的精神和范圍內，當可作各種的變動與潤飾，因此本發明的保護范圍當視后附的權利要求所界定者為準。